关于建立时间和保持时间的测量方法-德赢Vwin官网网

关于建立时间和保持时间的测量方法

最近接触到TSMC的后端流程，其中关于基本单元的文件中提到了关于建立时间和保持时间的测量方法，现记录一下自己的理解，目前我还是学生知识储备有限，如果有不对还请同行们指正。

文件提到两种setup/hold测量方式：10% push-up和pass/fail，按照TSMC说法，前者会更乐观一些，因此如果是采用前者（10% push-up）的测量方式得到建立时间和保持时间，需要十份小心时序裕量是否足够，最好人为添加margin。

以下为自己的理解：

10% push-up方式

在上图的reg-reg时序路径，关于红色信号: tsetup是为人为控制的值，通过调节该值测量建立保持时间；tpd(FF)为clock到Q的延时，该值会随着D端信号的稳定时间的减小而增加； tpd(comb)是组合逻辑延时，为固定值。三个时间相加就是该路径能运行的最快频率。

tcycle = tpd(FF) + tpd(comb) + tsetup

上图中，x轴为人为控制的tsetup，y轴为clock到Q的延时tpd(FF)，当人为给定的tsetup很大时，tpd(FF)时间近似等于STA的时间，随着tsetup时间越来越小，D端的数据稳定时间会“越来越短”，因此tpd(FF)的时间会增加（个人理解是因为亚稳态导致D端的数据不能稳定到固定的值），当tpd(FF)增加到原来的110%时，这时给的tsetup就会被认为是建立时间set up time。

pass/fail方式

而pass/fail是通过调整认为给定的setup/hold，去看输出Q端的电压波动，当电压波动超过10%的临界点，就被认为是建立时间/保持时间。

审核编辑：黄飞

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

TSMC

TSMC

+关注

关注
3

文章
177

浏览量
84494
组合逻辑

组合逻辑

+关注

关注
0

文章
47

浏览量
10038
电压波动

电压波动

+关注

关注
0

文章
51

浏览量
8014

静态时序之建立时间和保持时间分析

静态时序分析包括建立时间分析和保持时间分析。建立时间设置不正确可以通过降低芯片工作频率解决，保持时间

发表于 08-22 10:38 •4272次阅读

芯片设计进阶之路—从CMOS到建立时间和保持时间

建立时间(setup time)和保持时间(hold time)是时序分析中最重要的概念之一，深入理解建立时间和保持

发表于 06-21 10:44 •1749次阅读

使用采样保持技术实现运算放大器建立时间测定

测定的成本和难度。传统的高速示波器仅有一个10比特模数转换器，限制了测量分辨率（最大0.1%）。本文将介绍一种新方法，其经过证明可以有效地完成这些测量工作。它是一种相对低成本、简单的建立时间

发表于 07-30 17:36

建立时间和保持时间讨论

本帖最后由虎子哥于 2015-3-12 21:24 编辑 建立时间(Setup Time)：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟

发表于 03-10 23:19

什么叫建立时间,保持时间,和恢复时间

什么叫建立时间,保持时间,和恢复时间

发表于 04-08 16:52

保持时间与建立时间

如图，建立时间和保持时间都是针对的时钟沿，如图所示，时钟沿有一个上升的过程，图中虚线与clk上升沿的交点是什么？幅值的50%？还是低电平(低于2.5V)往高电平(高于2.5V)跳转的那个点？

发表于 11-29 00:20

为什么触发器要满足建立时间和保持时间

什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？为什么触发器要满足建立时间和保持时间？什么是亚稳态？为什么两级触发器可以防止亚稳态传播？

发表于 08-09 06:14

关于数字IC的建立时间以及保持时间你想知道的都在这

关于数字IC的建立时间以及保持时间你想知道的都在这

发表于 09-18 07:24

为什么触发器要满足建立时间和保持时间

什么是同步逻辑和异步逻辑？同步电路和异步电路的区别在哪？为什么触发器要满足建立时间和保持时间？

发表于 09-28 08:51

使用采样保持技术实现运算放大器建立时间测定

本文将介绍一种新方法，其经过证明可以有效地完成这些测量工作。它是一种相对低成本、简单的建立时间测量方法。这种方法把准确性和精确度

发表于 07-27 10:25 •1305次阅读

AN10-运算放大器建立时间的测量方法

AN10-运算放大器建立时间的测量方法

发表于 04-27 15:21 •2次下载

数字IC设计中的建立时间和保持时间

本文主要介绍了建立时间和保持时间。

发表于 06-21 14:38 •2663次阅读

到底什么是建立时间/保持时间？

在时序电路设计中，建立时间/保持时间可以说是出现频率最高的几个词之一了，人们对其定义已经耳熟能详，对涉及其的计算（比如检查时序是否正确，计算最大频率等）网上也有很多。

发表于 06-27 15:43 •1.5w次阅读

SOC设计中的建立时间和保持时间

建立时间和保持时间是SOC设计中的两个重要概念。它们都与时序分析有关，是确保芯片正常工作的关键因素。

发表于 08-23 09:44 •982次阅读

PCB传输线建立时间、保持时间、建立时间裕量和保持时间裕量

　信号经过传输线到达接收端之后，就牵涉到建立时间和保持时间这两个时序参数，它们表征了时钟边沿触发前后数据需要在锁存器的输入持续时间，是接收器本身的特性。简而言之，时钟边沿触发前，要求数

发表于 09-04 15:16 •847次阅读