1 DDR加终端匹配电阻和不加信号质量的区别-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR加终端匹配电阻和不加信号质量的区别

凡亿PCB 来源:未知 2023-12-25 07:45 次阅读

DDR采用菊花链拓扑结构时,由于信号传输线较长通常需要在DDR末端加上终端匹配电阻,端接的方式有很多,但是都是为了解决信号的反射问题,通常为了消除信号的反射可以在信号的源端或者终端进行解决,在源端处消除反射是采用电阻串联的方式,在终端处消除反射是采用电阻并联的方式(还有很多种端接),今天我们一起来看一下在采用菊花链拓扑结构时,末端加匹配电阻和不加匹配电阻时信号的质量有多大的区别。

wKgaomWIw6qAWqlLAAdR5O5b4OA202.png

wKgaomWIw6qAWMGKAAKkA0iQfLU358.png

信号末端终端匹配电阻

本次我们将从这个内存条PCB板中提取地址线拓扑以SigXplorer软件观察添加匹配电阻和不添加匹配电阻时信号的传输质量,本次案例为双通道DDR3一拖8正反贴菊花链拓扑结构,通过软件提取在经过我们整理之后的拓扑如下图所示

wKgaomWIw6uAWd38AABjysiNMY8602.png

wKgaomWIw6uAYtUjAAB1B9xLMPo139.png

wKgaomWIw6uAA3jqAAB0F8742CU437.png

信号从驱动端U21开始传输,依次经过的DDR颗粒为U14和U5 U6和U15 U7和U16 U8和U17,最后接上39ohm终端匹配电阻RN106,我们提取了其中一根地址线A3,激励信号为533MHZ,观察他的眼图结果

wKgaomWIw6uAQWwHAAP2psNlA8U911.png

以上为地址线A3的眼图情况,根据菊花链的信号流向我们可以分辨出最左边黄色信号为信号的驱动端,右边信号为8个DDR3颗粒的信号。

wKgaomWIw6uAVjzbAAU444jCy08750.png

wKgaomWIw6uAecg3AARx6EvM5Ek224.png

wKgaomWIw6yAKsLpAAT2rAJpyz0493.png

我们观察眼图结果会发现整体信号有效,可以很明显的观察到眼宽与眼高,在加了端接电阻之后,最靠近驱动端的两片DDR颗粒信号质量和靠近匹配电阻的两片DDR颗粒相对比会发现,靠近匹配电阻的两片DDR颗粒信号质量较差,过冲和下冲严重一些。但是信号质量合格没有出现跌破VIH和VIL的情况。

wKgaomWIw6yAXfjSAAfbzjH9lmg893.png

wKgaomWIw6yAPK7qAAZsMfnks7A704.png

wKgaomWIw6yAEMDCAAajnTmMH8o392.png

上图为不加端接电阻时的信号眼图结果,我们可以看到信号的眼宽与眼高非常的窄,信号的VIH和VIL过线之后保持时间短,信号质量差,我们再次观察了靠近驱动端的两个DDR颗粒的眼图结果和最末端的两颗DDR颗粒的眼图结果,我们会发现在不加端接电阻的时候眼图结果和加端接电阻的时候结果相反,靠近驱动端的两个DDR颗粒质量非常差,眼宽与眼高非常窄,然而最远端的两片DDR颗粒质量反而会好很多,虽然也有明显的上冲和下冲,但是眼宽和眼高相对来说比较清晰。

我们可以通过以上仿真结果分析出,在采用菊花链拓扑结构时,端接电阻是很有必要加的,端接电阻有非常明显的改善效果,但是需要注意的是,端接电阻务必要和传输线阻抗相匹配才可以达到最佳的改善能力。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4318

    文章

    23079

    浏览量

    397434

原文标题:DDR加终端匹配电阻和不加信号质量的区别

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    请问sn65lbc184dr AB终端匹配电阻怎么计算?

    sn65lbc184drAB终端匹配电阻怎么计算
    发表于 12-13 06:56

    请问iso1430dw端接匹配电阻是否需要考虑电阻功率?

    请教一下,ISO1430DW这个器件,不同端接匹配电阻的功率对整个通信系统有什么影响嘛?或者对电路的其他地方有没有影响?希望各位同行以及官方给一些建议。
    发表于 12-03 08:00

    请问TPA6120A2的输出匹配电阻是否可以减小?

    老师,请问TPA6120A2的输出匹配电阻是否可以减小,因为现在的耳放都要求阻抗要小,我原来设计使用的是10欧,现在想减小为2.2欧或更小,是否可行?减小了会存在什么风险?
    发表于 10-25 07:55

    使用精密匹配电阻分压器对优化差分放大器电路中的CMRR

    德赢Vwin官网 网站提供《使用精密匹配电阻分压器对优化差分放大器电路中的CMRR.pdf》资料免费下载
    发表于 09-27 10:56 0次下载
    使用精密<b class='flag-5'>匹配电阻</b>分压器对优化差分放大器电路中的CMRR

    运放输入输出为什么要匹配电阻

    运放输入输出为什么要匹配电阻什么情况下需要电阻电阻的大小又怎么算谢谢
    发表于 09-20 08:27

    【RS-485总线】RS-485网络该如何终端电阻

    RS-485总线,终端电阻主要是为了匹配通信线的特性阻抗,防止信号反射,提高信号质量。在组建RS
    的头像 发表于 09-14 08:05 507次阅读
    【RS-485总线】RS-485网络该如何<b class='flag-5'>加</b><b class='flag-5'>终端</b><b class='flag-5'>电阻</b>?

    ths3091与ths3092之间的匹配电阻怎么选择?

    如题,3091与3092之间的匹配电阻怎么选择?
    发表于 08-30 07:26

    干货分享!CAN总线终端电阻为什么选用120R?

    ,知道这个是在各种标准以及各种数据手册和应用笔记里面常用的电阻值,但是这两个终端电阻的具体作用是什么呢?之前就知道阻抗匹配,但是究竟匹配的是
    发表于 07-01 09:55

    常见串口通信的几个问题请教?

    ,请问在什么时候需要这些终端电阻,在一对一通信的时候是否需要?有时候不加可能比效果更好,这
    发表于 04-04 16:30

    DDR2与DDR区别

    德赢Vwin官网 网站提供《DDR2与DDR区别.doc》资料免费下载
    发表于 03-07 14:58 0次下载

    RS485通信一定要终端电阻吗?

    常用的解决方式是去检查RS-485设备总线上是否增加了终端电阻。有些情况下不加也可以用,这是为什么呢?就让我们来了解一下RS-485总线上的终端电阻
    的头像 发表于 03-05 08:20 2036次阅读
    RS485通信一定要<b class='flag-5'>加</b><b class='flag-5'>终端</b><b class='flag-5'>电阻</b>吗?

    端接电阻没选对,DDR颗粒白费?

    的角度看,传输到末端的信号感受的阻抗就是端接电阻的阻值,R与传输线特征阻抗的匹配消除了阻抗突变引起的反射。 不幸的是,目前的绝大多数DDR的地址控制
    发表于 03-04 15:49

    多机总线通信时应该怎么设置阻抗匹配电阻

    常见的总线通信协议,都需要在信号传输线终端设置匹配电阻,比如MODBUS是120欧的电阻,但是在多机通信时,终端
    发表于 01-16 00:04

    DDR终端匹配电阻不加信号质量区别

    DDR终端匹配电阻不加信号质量
    的头像 发表于 12-29 13:54 1073次阅读

    DDR终端匹配电阻的长度多少合适?

    上次我们对不加端接电阻和加端接电阻之后的仿真结果做了分析之后我们得出在DDR采用菊花链拓扑结构的时候是需要端接
    的头像 发表于 12-28 16:55 1075次阅读
    <b class='flag-5'>DDR</b><b class='flag-5'>终端</b><b class='flag-5'>匹配电阻</b>的长度多少合适?