模拟布局中的堆叠MOSFET设计-德赢Vwin官网网

vwin 布局中的堆叠MOSFET

在28nm以下，最大器件长度限制意味着模拟设计者通常需要串联多个短长度MOSFET来创建长沟道器件。这些串联连接的器件通常被称为堆叠MOSFET或堆叠器件。例如，将三个1um MOSFET串联堆叠可产生沟道长度为3um的有效器件。

堆叠MOSFET在现代模拟设计中非常常见，但并非没有问题。主要问题是电容增加和面积增大。电容的增加很大程度上是由于器件周围互连的增加。总体栅极面积和栅极电容与非堆叠等效物保持相似，但在互连上存在额外的寄生电容。与单个长通道器件相比，堆叠中器件的物理分离增加了整体设计面积。

当在电路中使用堆叠的MOSFET时，布局质量变得比平时更加关键。糟糕的布局显著增加了寄生电容和设计面积，并可能导致电路不能满足所需的性能特性。布局工程师必须非常小心地设计此类设备的布局。在这些较小的流程节点上工作的大多数设计师都经历过布局前和布局后模拟非常不同的情况。通常，这是由于堆叠器件上的互连寄生效应造成的。

让我们来看看为堆叠MOSFET实现高质量布局的几种方法。下面的子电路显示了四个nmos MOSFET，它们堆叠在一起形成了一个长沟道器件。

在这个电路中，你可以看到所有的栅极引脚都连接在一起（所有四个体连接也是如此）；你还可以看到MOSFET已经串联连接，其中一个的漏极连接到下一个的源极。因为在这种情况下，每个器件都是一个简单的单指MOSFET，所以在设计这种结构的布局时，我们可以使用简单的扩散共享布局模式。

简单堆叠案例的布局如上图左侧所示；您可以看到，几乎没有额外的互连，因为等效的长沟道器件（右侧）也需要多晶接触。在这种情况下，面积惩罚是显著的，但这是不可避免的，并由poly-min间距规则决定。

这种方法的另一个问题是，非常长的有效器件可能导致长的扩散共享链。但是，可以将长链折叠成多行，如下所示。折衷的是，这增加了额外的互连，并进一步增加了堆叠器件的电容。

下面的电路显示了电路设计者想要在电路中使用两个指状MOSFET以实现更好匹配的情况。

两个手指设备不能通过扩散共享连接，因此我们必须使用不同的放置和路由方法。为了实现紧凑的布局，设备按列连接，而不是前面示例中所示的基于行的模式。

左边的图像显示了连接模式，一个器件的漏极垂直连接到下一个器件源极。正如你所看到的，连接是按列运行的，交替的器件具有不同的参数，可以在MOSFET的漏极中心和源极中心变体之间交换。交换的触点允许在列中的设备之间进行直线布线，避免了弯曲和额外的过孔。

您可以在右侧看到此基于列的模式的布线模式。存在额外的互连，但并不明显多于通常用于接触增强所需的互连。

电路设计者还可以为堆叠的器件指定m因子。堆叠和m因子拓扑允许电路设计者使用许多小型MOSFET构建具有长沟道和宽沟道的器件。该示例示出了具有m因子4的单指堆叠器件。

在下面的布局中，您可以看到该模式具有上一个基于行的模式的四个副本，这些副本的排列确保设备之间的额外路由量最小。

在本文中，我展示了一些可以与堆叠MOSFET一起使用的基本模式。在所有这些例子中，器件的放置和布线对于实现高质量布局至关重要。

Pulsic新的动画预览工具中的技术将放置和布线结合在一个操作中。这允许动画预览实现上面显示的堆叠设备的最佳布局模式类型。必须优化每个设备的确切位置、方向和参数化，以获得所需的结果。同时，该工具必须考虑通过每个设备的电流，以使互连复杂性和长度最小化。模拟布局总是需要仔细平衡多个相互竞争的优先级；没有一种做事方式在任何情况下都能奏效。

审核编辑：刘清

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

MOSFET

MOSFET

+关注

关注
147

文章
7156

浏览量
213132

原文标题：博文速递：Stacked MOSFETs in analog layout

文章出处：【微信号：IP与SoC设计，微信公众号：IP与SoC设计】欢迎添加关注！文章转载请注明出处。

MOSFET和封装技术的进步使得TI能够成功应对挑战

MOSFET的新一代MOSFET，在给定的硅面积中具有更低电阻率（R DS(on)），以实现更高的电流容量。我们的PowerStack™封装技术将集成电路（IC）和MOSFET相互

发表于 07-31 04:45

驱动功率MOSFET，IBGT，SiC MOSFET的PCB布局需要考虑哪些因素？

请问：驱动功率MOSFET，IBGT，SiC MOSFET的PCB布局需要考虑哪些因素？

发表于 07-31 10:13

CAD入门学习：CAD文字堆叠的样式

说到CAD文字堆叠，很多刚开始CAD入门学习的小伙伴们的第一反应是不是缺失CAD字体导致的文字重叠呢？其实在我们使用浩辰CAD制图软件绘制CAD图纸的过程中，有时候也是需要进行CAD文字堆叠

发表于 04-21 15:21

HarmonyOS Java UI 之 StackLayout 布局示例

StackLayout简介StackLayout意为堆叠布局，用于在屏幕上保留一个区域来显示组件，实现特殊的功能。通常，堆叠布局中只应该放置

发表于 11-25 14:10

转：HarmonyOS Java UI 之 StackLayout 布局示例

组件，实现特殊的功能。通常，堆叠布局中只应该放置一个子组件，如果存在多个子组件，则显示最新的组件。这个布局相对于其他的布局比较简单，我们不做

发表于 11-25 21:45

芯片堆叠的主要形式

　　芯片堆叠技术在SiP中应用的非常普遍，通过芯片堆叠可以有效降低SiP基板的面积，缩小封装体积。　　　　芯片堆叠的主要形式有四种：　　金字塔型堆叠

发表于 11-27 16:39

在模拟版图设计中堆叠MOSFET

的版图中可以看到，这种模式中包含了前面按行模式的四个副本，这样一来就可确保器件之间额外布线的数量最少。　　本文中展示了一些可用于堆叠MOSFET的基本模式。在上述所有例子中，器件的

发表于 10-12 16:11

什么是堆叠设计

1、什么是堆叠设计也称作系统设计，根据产品规划，产品定义的要求，为实现一定的功能，设计出合理可靠的具备可量产性的PCB及其周边元器件摆放的一种方案。2、堆叠工程师一般由结构工程师进行堆叠，有些公司

发表于 11-12 08:17

关于模拟布局中MOSFET差分对寄生效应的平衡问题探讨

失调将被消除，而增益将只应用于目标信号。在大多数实际应用中，差分对被连接到一个电流镜或一个有源负载。这大大减少了所需的硅面积，并大大增加了增益。模拟布局中的差分对完全是关于平衡的。因此

发表于 02-02 17:22

平衡MOSFET差分对中的模拟布局寄生效应

失调将被消除，而增益将只应用于目标信号。在大多数实际应用中，差分对被连接到一个电流镜或一个有源负载。这大大减少了所需的硅面积，并大大增加了增益。模拟布局中的差分对完全是关于平衡的。因此

发表于 02-15 13:43

基于序列对和模拟退火算法的布局问题研究

结合布局问题的具体特点,采用序列对来间接描述布局问题的解结构,并且在模拟退火算法的基础上对布局问题的优化算法进行了研究,综合构成了一种有效求解布局

发表于 02-22 15:47 •16次下载

浅谈PCB布局设计的层堆叠规划

的性能要求并不像现在这样严格。用于制造PCB的材料较少。 PCB设计工具根本不像今天那样具有复杂的板层堆叠和配置功能。值得庆幸的是，由于大多数主要设计工具都配备了先进的PCB层配置功能，因此PCB布局过程中的这一部分现在已经

发表于 12-30 11:22 •2458次阅读

什么是交换机堆叠？有哪些设备可以堆叠？如何建立堆叠？

。在交换机堆叠中，有两种常见的连接方式：物理堆叠和逻辑堆叠。物理堆叠是通过专用的堆叠模块和

发表于 02-04 11:21 •1858次阅读

采用高侧N-MOSFET的堆叠式BQ769x2设计注意事项

德赢Vwin官网网站提供《采用高侧N-MOSFET的堆叠式BQ769x2设计注意事项.pdf》资料免费下载

发表于 08-27 10:10 •0次下载

MOSFET并联在高功率设计中的应用

在高功率电子设计中，为了满足更大的电流需求和提升系统可靠性，常常需要将多个MOSFET器件并联使用。然而，MOSFET的并联应用并非简单的器件堆叠，它涉及诸多技术挑战，如电流均衡、热管

发表于 12-04 01:07 •191次阅读

搜索历史

模拟布局中的堆叠MOSFET设计

评论

MOSFET和封装技术的进步使得TI能够成功应对挑战

驱动功率MOSFET，IBGT，SiC MOSFET的PCB布局需要考虑哪些因素？

CAD入门学习：CAD文字堆叠的样式

HarmonyOS Java UI 之 StackLayout 布局示例

转：HarmonyOS Java UI 之 StackLayout 布局示例

芯片堆叠的主要形式

在模拟版图设计中堆叠MOSFET

什么是堆叠设计

关于模拟布局中MOSFET差分对寄生效应的平衡问题探讨

平衡MOSFET差分对中的模拟布局寄生效应

基于序列对和模拟退火算法的布局问题研究

浅谈PCB布局设计的层堆叠规划

什么是交换机堆叠？有哪些设备可以堆叠？如何建立堆叠？

采用高侧N-MOSFET的堆叠式BQ769x2设计注意事项

MOSFET并联在高功率设计中的应用