1 Cortex-A72应用实战-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cortex-A72应用实战

全栈芯片工程师 来源:全栈芯片工程师 2024-01-24 10:17 次阅读

下面Cortex-A72培训营VIP学员问:单核CPU PR做完后,怎么输出数据到TOP去做多核的hierarchy集成?

a2ccfde6-b9de-11ee-8b88-92fbcf53809c.png

答:单核CPU做好后,需要输出SDC、DEF、LEF、GDS、Netlist、LIB等库文件,然后做TOP的hierarchy设计。

a2dc8c8e-b9de-11ee-8b88-92fbcf53809c.png

比如抽取lib命令如下:

do_extract_model -view $VIEW ./$DESIGN.$VIEW.lib

其他命令请参考服务器脚本!

Cortex-A72培训营VIP学员问:我想让invs出lib,但是release的时候。view全被remove了。不清楚怎么回事?

答:analysis_view是空的原因是-noTiming造成的,如下图:

a301cb0c-b9de-11ee-8b88-92fbcf53809c.png

Cortex-A72培训营VIP学员问:partition时,pin在哪个步骤assign的?

答:partition时候加如下脚本即可editPin:

a328f15a-b9de-11ee-8b88-92fbcf53809c.png

比如:

a34d7480-b9de-11ee-8b88-92fbcf53809c.png

a3657724-b9de-11ee-8b88-92fbcf53809c.png

a37cbc2c-b9de-11ee-8b88-92fbcf53809c.png

clockwise是pin的顺序

a38ef4dc-b9de-11ee-8b88-92fbcf53809c.png

Cortex-A72培训营VIP学员问:下面坐标写错了?

a3af644c-b9de-11ee-8b88-92fbcf53809c.png

答:floorplan时的格式如下图,左下右上,但是specifyBlackBox的-coreSpacing顺序是左右上下!

a3cb919e-b9de-11ee-8b88-92fbcf53809c.png

Cortex-A72培训营VIP学员问:0.9 1.152是基于什么考虑来确定的数值啊?

答:1.152 是上下两个site的高度,0.9应该也是左右site的宽度倍数 或者met pitch倍数。

12nm工艺,2.5GHz频率,Cortex-A72处理器中后端实战培训

01 —Cortex-A72处理器—数字后端实战

本项目是真实项目实战培训,低功耗UPF设计,后端参数如下:

工艺:12nm

频率:2.5GHz

资源:2000_0000instances

Flow:PartitionFlow

a3ec6158-b9de-11ee-8b88-92fbcf53809c.png

Partition步骤:

a41763ee-b9de-11ee-8b88-92fbcf53809c.png

时钟结构分析:

a41b7416-b9de-11ee-8b88-92fbcf53809c.png

复位结构分析:

a4349e14-b9de-11ee-8b88-92fbcf53809c.png

我们来对比下A72与A7的资源。A72Gate数目是A7的13倍!如果都采用28nm制程,A72的面积应该是1180790um^2,实际A72采用12nm制程面积是486100um^2,1180790/486100=2.4,符合摩尔定律。

Cortex-A7单核:

Gates=240291Cells=118421

Cortex-A72单核:

Gates=3125649Cells=1207766

28nmCortex-A7单核:

Area=90830.1um^2

12nmCortex-A72单核:

Area=486100.9um^2

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10854

    浏览量

    211563
  • 命令
    +关注

    关注

    5

    文章

    683

    浏览量

    22011
  • 脚本
    +关注

    关注

    1

    文章

    389

    浏览量

    14858

原文标题:12nm工艺,2.5GHz频率,Cortex-A72实战

文章出处:【微信号:全栈芯片工程师,微信公众号:全栈芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ARM最新Cortex-A72架构剑指PC,英特尔麻烦了?

    据国外媒体报道,英国芯片设计公司ARM于2月3号推出全新Cortex-A72处理器和Mali-T880图形芯片架构,预计2016年进入市场。ARM总裁伊恩·弗格森表示。“我认为手机领域的创新在加快。 我们认为,手机正在成为主要的计算平台。”
    发表于 02-04 11:08 4915次阅读

    ARM Cortex-A72性能狂飙:要超越Intel的节奏?

    阵营决一死战。##同样适用28nm工艺制造,Cortex-A72的功耗比Cortex-A15降低50%,如果使用16nm工艺制造,功耗降低75%。
    发表于 05-06 09:05 8699次阅读

    如何利用64位的RK3399去实现裸机的启动与中断呢

    Cortex-A72和4个Cortex-A53组成,Cortex-A72Cortex-A53都是ARMv8-A架构。    高通骁龙845
    发表于 05-27 11:03

    ARM Cortex-A72 MPCore处理器加密扩展技术参考手册

    Cortex-A72处理器加密引擎支持ARMv8加密扩展。加密扩展添加了高级SIMD可以用来加速AES、SHA1和SHA2-256算法执行的新指令。
    发表于 08-02 08:54

    将GICv2中断控制器与ARM Cortex-A5x和Cortex-A72处理器集成

    与之前的一些ARM处理器(如Cortex-A9 MPCore)不同,ARM®Cortex®-A5x MPCore和Cortex-A72 MPCore处理器不包括集成中断控制器。 这些内
    发表于 08-23 07:21

    ARM Cortex®-A72 MPCore处理器技术参考手册

    Cortex-A72处理器是一款实现ARMv8-A架构的高性能、低功耗处理器。 它在带有L1和L2缓存子系统的单处理器设备中具有一到四个核心。 下图显示了四核Cortex-A72处理器配置的示例框图。
    发表于 08-25 06:27

    Cortex-A72 MPCore软件开发人员勘误表

    系统控制处理器(SCP),用于关闭群集和二级缓存的电源。 1)首选的解决方法包括使用二级硬件缓存刷新机制修改SCP上运行的电源管理软件,如ARM Cortex-A72 MPCore处理器技术参考手册
    发表于 08-30 08:00

    联发科MT8173芯片详解:两个Cortex-A53核心和两个Cortex-A72

    Cortex-A72核心组成,支持在同一时间四核同时运行。该芯片配备了PowerVR GX6250 GPU,支持OpenGL ES 3.1和OpenCL。 在GFXbench 1080P环境多个测试
    发表于 05-30 00:37 1.3w次阅读
    联发科MT8173芯片详解:两个<b class='flag-5'>Cortex-A</b>53核心和两个<b class='flag-5'>Cortex-A72</b>

    fireflyEC-A3399C主控芯片介绍

    EC-A3399C采用基于ARM全新Cortex-A72架构的RK3399主控芯片(双Cortex-A72大核 + 四Cortex-A53 小核)设计,其主频高达2.0 GHz,硬件解
    的头像 发表于 11-04 16:13 3089次阅读
    fireflyEC-<b class='flag-5'>A</b>3399C主控芯片介绍

    飞凌嵌入式FET1046A-C核心板简介

    CPU:NXP LS1046A 架构:ARM Cortex-A72 主频:1.8GHz 内存:2GB DDR4 ROM:8GB eMMC、16MB QSPI NorFlash 系统:Ubuntu/OpenWrt
    的头像 发表于 12-03 16:10 6722次阅读
    飞凌嵌入式FET1046<b class='flag-5'>A</b>-C核心板简介

    Versal ACAP,APU - 当有逐出传输事务处于暂挂状态时,外部数据嗅探可能导致数据损坏

    如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务,那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。
    发表于 08-05 17:45 362次阅读

    基于四核Cortex-A72的CPU QorIQ LS1046A 64 位处理器

    QorIQ LS1046A 64 位处理器据说是业界功耗最低的基于 Cortex-A72 的四核设备。它包括数据包处理加速,据说具有 7 W 的功率包络。该 IC 有一个 2 MB L2 高速缓存
    发表于 08-22 14:28 1695次阅读
    基于四核<b class='flag-5'>Cortex-A72</b>的CPU QorIQ LS1046<b class='flag-5'>A</b> 64 位处理器

    Cortex-A72核心板 | RK3399六核

    基于瑞芯微国产RK3399处理器设计,集成2颗1.8GHz ARM Cortex-A72内核、4颗1.4GHz ARM Cortex-A53内核,64位系统,比肩桌面电脑处理性能;集成LPDDR4,内存支持4GB、8GB或更高;适用于AI、VR、流媒体处理、服务器等高性能
    的头像 发表于 06-06 14:13 1110次阅读
    <b class='flag-5'>Cortex-A72</b>核心板 | RK3399六核

    特斯拉fsd芯片技术怎么样 第一代FSD的NPU部分拓扑图解析

    首先来看CPU或者说NPU之外的部分,初代FSD使用了12个ARM Cortex-A72内核,新一代FSD使用了基于三星ExynosIP的内核,最初笔者认为仍然是ARM Cortex-A72,因为三星自己研发CPU架构的行为自2019年中期就停止了
    发表于 07-18 12:51 1506次阅读
    特斯拉fsd芯片技术怎么样 第一代FSD的NPU部分拓扑图解析

    12nm Cortex-A72后端实战

    进阶版本的低功耗设计如下:7个power domain
    的头像 发表于 02-20 10:48 690次阅读
    12nm <b class='flag-5'>Cortex-A72</b>后端<b class='flag-5'>实战</b>