组合逻辑电路之与或逻辑
当逻辑电路由多个逻辑门组成且不含存储电路，对于给定的输入变量组合将产生确定的输出，则这种逻辑电路称为组合逻辑电路。在组合逻辑电路中，电路任一时刻的输出电平只取决于该时刻各输入电平的组合。
基本组合逻辑电路，积之和(SOP)表达式由与门(AND)和或门(OR)来实现，一个与门对应于一个乘积项，而或门实现对所有的乘积项相加，这种积之和表达式的实现称为与或(AND-OR)逻辑，它是实现标准布尔函数的基本形式。本节将介绍与或逻辑！
与或逻辑生成一个积之和表达式，图a中给出了一个用ANSI标准图形符号表示的与或电路，由两个二输入与门和一个二输入或门组成;图b是对应的ANSI标准矩形轮廓符号。
上图所示的四输入与或逻辑电路的真值表如表所示，同时第一级与门的输出(AB和CD列)也列在真值表中。
与或（AND-OR）电路的逻辑运算表述如下：对于四输入与或逻辑电路，如果输入A和输入B都是高电平（1）或者输入C和输入D都是高电平（1），则输出X就是高电平。
上图中输出表达式上方所标注的术语SOP表示积之和(sum-of product, SOP)。在前面中已经明确了与运算实质就是布尔乘法，因此，当两个或多个变量进行与运算时所对应的结果就是一一个乘积项。由此可知AB和CD均是布尔乘积项。而或运算实质就是布尔加法，当乘积项AB和CD做或运算时，结果实现的是两个乘积项的布尔加法。因此，表达式x=AB+CD是一个积之和表达式。一个SOP表达式可是多个与项(乘积项)相或的结果。
审核编辑：黄飞
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
逻辑电路
+关注
关注
13文章
494浏览量
42609 -
存储电路
+关注
关注
2文章
11浏览量
13107 -
and
+关注
关注
0文章
32浏览量
7250
发布评论请先 登录
相关推荐
组合逻辑电路的分析与设计-逻辑代数
组合逻辑电路的分析与设计-逻辑代数
在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻辑电路称为
发表于 04-07 10:07
•3221次阅读
什么是组合逻辑电路 如何使用verilog描述组合逻辑电路
逻辑电路在任何时刻产生的稳定的输出信号仅仅取决于该时刻的输入信号，而与过去的输入信号无关，即与输入信号作用前的状态无关，这样的电路称为组合逻辑电路。
发表于 08-08 10:40
•5846次阅读
什么是组合逻辑电路和时序逻辑电路？它们之间的区别是什么
决定。它们没有储存器或时钟元件，因此输出仅取决于当前输入的状态。组合逻辑电路不存储任何信息，也没有内部状态。典型的组合逻辑电路包括门
工商网监
评论