1 12nm Cortex-A72后端实战-德赢Vwin官网 网
0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

12nm Cortex-A72后端实战

全栈芯片工程师 来源:全栈芯片工程师 2024-02-20 10:48 次阅读

01

12nm Cortex-A72后端实战

本项目是真实项目实战培训,低功耗UPF设计,后端参数如下:

工艺:12nm

频率:2.5GHz

资源:2000_0000instances

低功耗:DVFS

进阶版本的低功耗设计如下:7个power domain

de8263ea-cf13-11ee-a297-92fbcf53809c.png

Stampling打起来真是高级手工艺术,全网唯一:

debf9422-cf13-11ee-a297-92fbcf53809c.png

Flow:PartitionFlow

dec3f274-cf13-11ee-a297-92fbcf53809c.png

时钟结构分析:

deda4128-cf13-11ee-a297-92fbcf53809c.png

复位结构分析:

dee2bf56-cf13-11ee-a297-92fbcf53809c.png

12nm 2.5GHz的A72实战训练营需要特别设置Latency,TOP结构如下,参加过景芯SoC全流程训练营的同学都知道CRG部分我们会手动例化ICG来控制时钟,具体实现参见40nm景芯SoC全流程训练项目,本文介绍下12nm 2.5GHz的A72实战训练营的Latency背景,欢迎加入实战。

时钟传播延迟Latency,通常也被称为插入延迟(insertion delay)。它可以分为两个部分,时钟源插入延迟(source latency)和时钟网络延迟(Network latency)。

deee279c-cf13-11ee-a297-92fbcf53809c.png

大部分训练营同学表示平时都直接将Latency设置为0了,那latency值有什么用呢?其实这相当于一个target值,CTS的engine会根据你设置的latency值来插入buffer来实现你的latency target值。

下图分为1st Level ICG和2nd Level ICG,请问这些ICG为什么要分为两层?

请问,为什么不全部把Latency设置为0?2nd Level ICG的latency应该设置为多少呢?

df774798-cf13-11ee-a297-92fbcf53809c.png

latency大小直接影响clock skew的计算。时钟树是以平衡为目的,假设对一个root和sink设置了400ps的latency值,那么对另外的sink而言,就算没有给定latency值,CTS为了得到较小的skew,也会将另外的sink做成400ps的latency。请问,为何要做短时钟树?因为过大的latency值会受到OCV和PVT等因素的影响较大,并有time derate的存在。

df8f5d38-cf13-11ee-a297-92fbcf53809c.png

02

28nm Cortex-A7后端实战

此外,我们提供全国最低价的28nm A7后端设计,价格惊喜!打垮动辄1.5w-2.5w的后端培训价格!

dfa418cc-cf13-11ee-a297-92fbcf53809c.png

我们再来对比下A72与A7的资源。A72Gate数目是A7的13倍!如果都采用28nm制程,A72的面积应该是1180790um^2,实际A72采用12nm制程面积是486100um^2,1180790/486100=2.4,符合摩尔定律。

Cortex-A7单核:

Gates=240291Cells=118421

Cortex-A72单核:

Gates=3125649Cells=1207766

28nmCortex-A7单核:

Area=90830.1um^2

12nmCortex-A72单核:

Area=486100.9um^2

28nm A7后端设计课程采用的全国最低价格来推广,本文不做过多介绍,本文重点介绍下先进的12nm A72进阶版本课程。分享个例子,比如,Cortex-A72低功耗设计,DBG domain的isolation为何用VDDS_maia_noncpu供电而不是TOP的VDD?

dfb1aeb0-cf13-11ee-a297-92fbcf53809c.png

答:因为dbg的上一级是noncpu,noncpu下面分成dbg和两个tbnk。

再分享个例子,比如,Cortex-A72低功耗设计,这个switch cell是双开关吗?答:不是,之所以分trickle和hammer,是为了解决hash current大电流,先开trickle,然后再开hammer。

dfb631c4-cf13-11ee-a297-92fbcf53809c.png

再分享个例子,比如,Cortex-A72进阶版本课程的低功耗例子:请问,如果iso cell输出都要放parent,输入放self,那么下面-applies_to_outputs对应的-location为何是self?

dfc723ee-cf13-11ee-a297-92fbcf53809c.png

答:这个需要了解CPU的内部设计架构,tbnk掉电 VDDS_maia_noncpu也必然掉电,pst如下,所以-applies_to_outputs对应的-location是可以的,那么注意下debug domain呢?

dfd2a282-cf13-11ee-a297-92fbcf53809c.png

实际上,没有tbnk到debug domain的信号,因此脚本如下:

dfe16128-cf13-11ee-a297-92fbcf53809c.png

再分享个例子,比如,Cortex-A72进阶版本课程的低功耗例子:为何non_cpu的SRAM的VDD VDDM都接的可关闭电源?SRAM的VDD VDDM分别是常开、和retention电源吧?

dff10998-cf13-11ee-a297-92fbcf53809c.png

答:本来是VDDM作为retention电源设计的,VDD关掉后 VDDM可以供电作为retention使用,但是此处没有去做memory的双电源,sram当成单电源使用,不然sram无法彻底断电。

再分享个例子,比如,Cortex-A72基础版课程有学员的Cortex-A72 maia_cpu LVS通过,但是MAIA顶层LVS比对不过,我们来定位一下。

以FE_OFN4326_cfgend_cpu1_o为例,点击下图FE_OFN4326_cfgend_cpu1_o:

e00666f8-cf13-11ee-a297-92fbcf53809c.png

找到calibredrv错误坐标:(1949,139)

对应到innovus去看坐标:(1949,139)

看到maia_cpu的pin脚过于密集,造成顶层连接pin脚时候会无法绕线,从而导致innovus从maia_cpu上面走线,形成short。尽管maia_cpu带了blockage,但是invs没有足够的连接pin的routing resource,也就只能在maia_cpu上面去try了。

e012f51c-cf13-11ee-a297-92fbcf53809c.png

修改办法很简单,具体操作option参见知识星球。

e055138e-cf13-11ee-a297-92fbcf53809c.png

保存db,重新LVS,比对通过。

e0a137d2-cf13-11ee-a297-92fbcf53809c.png

04

e0a7f45a-cf13-11ee-a297-92fbcf53809c.png





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟树
    +关注

    关注

    0

    文章

    54

    浏览量

    10741
  • UPF
    UPF
    +关注

    关注

    0

    文章

    49

    浏览量

    13504
  • Cortex-A72
    +关注

    关注

    0

    文章

    4

    浏览量

    7846
  • DVFS
    +关注

    关注

    1

    文章

    17

    浏览量

    11996

原文标题:玩转12nm工艺,2.5GHz频率,DVFS低功耗

文章出处:【微信号:全栈芯片工程师,微信公众号:全栈芯片工程师】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ARM最新Cortex-A72架构剑指PC,英特尔麻烦了?

    据国外媒体报道,英国芯片设计公司ARM于2月3号推出全新Cortex-A72处理器和Mali-T880图形芯片架构,预计2016年进入市场。ARM总裁伊恩·弗格森表示。“我认为手机领域的创新在加快。 我们认为,手机正在成为主要的计算平台。”
    发表于 02-04 11:08 4915次阅读

    ARM Cortex-A72性能狂飙:要超越Intel的节奏?

    阵营决一死战。##同样适用28nm工艺制造,Cortex-A72的功耗比Cortex-A15降低50%,如果使用16nm工艺制造,功耗降低75%。
    发表于 05-06 09:05 8699次阅读

    ARM Cortex-A72 MPCore处理器加密扩展技术参考手册

    Cortex-A72处理器加密引擎支持ARMv8加密扩展。加密扩展添加了高级SIMD可以用来加速AES、SHA1和SHA2-256算法执行的新指令。
    发表于 08-02 08:54

    将GICv2中断控制器与ARM Cortex-A5x和Cortex-A72处理器集成

    与之前的一些ARM处理器(如Cortex-A9 MPCore)不同,ARM®Cortex®-A5x MPCore和Cortex-A72 MPCore处理器不包括集成中断控制器。 这些内
    发表于 08-23 07:21

    联发科HelioP60的12nm工艺制程对标高通骁龙660

    制程方面, 联发科 Helio P60 基于12nm工艺制程打造,这是联发科首款基于12nm制程工艺的移动平台,其对标的是高通 骁龙660 。 规格方面,联发科Helio P60采用了ARM
    发表于 03-19 11:33 1.6w次阅读

    国产12nm芯片 紫光国芯攻克12nm工艺

      中国芯片再度获得冲破,紫光国芯攻克12nm芯片制造工艺,这将代表我国现存技术再次获得了晋升。
    的头像 发表于 06-24 09:37 4899次阅读

    12nm芯片是什么意思?

    众所周知,芯片一直以来都是现代科技发展的一部分,随着科技的进步,芯片的制程也就越来越先进,我国目前已经成功完成了12nm芯片的研发,期间进步是非常大的,不过鉴于有人并不知道12nm芯片
    的头像 发表于 06-27 09:42 6927次阅读

    7nm芯片和12nm芯片的区别是什么?

    已经进入了试产阶段,并且也从华为那边收取到了麒麟710A的订单,中芯国际表示过其12nm制程能够实现晶体管尺寸的缩减,相较于14nm制程,中芯国际的12nm制程将减少20%功耗和增加1
    的头像 发表于 06-27 11:19 5448次阅读

    有国产12nm芯片吗?

    攻克的12nm工艺是在14nm工艺基础之上改良来的。攻克12nm工艺对于我国来说是一个重大的成就,意味着突破了美国的部分封锁,完成了12nm工艺的去美化,使得我国自研芯片的道路又向前迈
    的头像 发表于 06-30 09:17 4325次阅读

    12nm芯片和7nm芯片哪个费电

    1 众所周知,芯片制程工艺越小,芯片的性能就会越好,功耗也会更低,而随着技术的发展,芯片制程工艺迎来了重要的7nm,而关于中芯国际12nm芯片的事又闹得沸沸扬扬,那么12nm芯片和7nm
    的头像 发表于 07-01 09:43 3336次阅读

    12nm芯片是什么意思

    12nm这个词,要是关注手机的人一定会很熟悉,因为很多手机的处理器都采用过12nm芯片,那么12nm芯片究竟是什么意思呢?难道是指芯片大小为12nm? 原来
    的头像 发表于 07-01 09:46 9437次阅读

    中芯12nm芯片 终于量产12nm芯片

      目前,中芯国际已实现12nm芯片量产,致力于提高良率和产量。实际上,中芯国际早在去年就已经开始小批量试产12nm芯片了。
    的头像 发表于 07-01 16:19 1.8w次阅读

    12nm芯片手机有哪些 能生产12nm芯片的公司

      具备12nm制程技术能力的厂商很少,主要有台积电、格芯(原格罗方德,GF)、三星电子和联电。
    的头像 发表于 07-04 16:36 3190次阅读

    Cortex-A72核心板 | RK3399六核

    基于瑞芯微国产RK3399处理器设计,集成2颗1.8GHz ARM Cortex-A72内核、4颗1.4GHz ARM Cortex-A53内核,64位系统,比肩桌面电脑处理性能;集成LPDDR4,内存支持4GB、8GB或更高;适用于AI、VR、流媒体处理、服务器等高性能
    的头像 发表于 06-06 14:13 1110次阅读
    <b class='flag-5'>Cortex-A72</b>核心板 | RK3399六核

    Cortex-A72应用实战

    下面Cortex-A72培训营VIP学员问:单核CPU PR做完后,怎么输出数据到TOP去做多核的hierarchy集成?
    的头像 发表于 01-24 10:17 809次阅读
    <b class='flag-5'>Cortex-A72</b>应用<b class='flag-5'>实战</b>