使用Altera Interface Planner高效设计FPGA引脚布局-德赢Vwin官网网

Altera Interface Planner 用于探索设备的外设架构，并高效地分配接口。通过实时进行拟合和合法性检查，防止非法引脚分配。此方法消除了复杂的错误消息，无需等待完整编译过程，因此加快了 I/O 设计过程。本文将介绍 Altera Interface Planner，方便大家使用 Altera Quartus Prime Pro Edition 开发软件，高效地设计引脚布局。

I/O 规划中的挑战

以下为 Altera Interface Planner 的目标环境：

目标 Quartus Prime：Quartus Prime 专业版

目标 FPGA：Quartus Prime 专业版支持的 FPGA 系列

在现代 FPGA 中创建 I/O 分配主要面临的挑战包括：日益复杂的 I/O 标准和 FPGA I/O 结构 (准确设计引脚布局需要更多指导步骤)、PCB 开发与 FPGA 设计同时进行 (或稍早) 和在设计周期早期验证引脚分配。为了应对这些挑战，Quartus Prime 提供了 Pin Planner 和 I/O Assignment Analysis 解决方案。

接下来创建 I/O 布局规划，在下图 (图1) 所示的工作流程中，将分别使用 Pin Planner 和 I/O Assignment Analysis。此流程使用 I/O Assignment Analysis 来分析引脚分配，I/O Assignment Analysis 的准确性取决于设计的完整性。如果检测到任何错误，需要在 Pin Planner 或其他工具中修复它们，并再次运行 I/O Assignment Analysis。如此循环往复，直到完成并验证所有 I/O 分配。

Altera 目前支持市场所需的多种协议，它还支持许多储存器接口，每个接口都有自己的放置规则。设计包含的接口越多，规则和限制就越复杂。即使工程师认为自己已经正确地放置了一个设计接口，但只有在完全编译期间运行 Fitter 或 I/O 分配分析时，才能知道它是否真的正确。如果一个元素因被放置在无效位置而导致不符合要求，则完全编译所花费的时间就会被浪费。

图1 传统 I/O 规划流程

I/O 布局规划工作流程

Quartus Prime Pro Edition Interface Planner 是一款引脚布局工具，可根据引脚布局规则以图形方式创建和实时验证复杂的 I/O 接口分配。下图 (图2) 显示了使用 Interface Planner 时的 I/O 布局规划工作流程。

图2 使用 Interface Planner 的 I/O 规划流程

Interface Planner 使用 Fitter 实时验证引脚分配，因此虽然需要预先进行逻辑综合 (Synthesis)，但设计不需要完美无缺。要将界面设计分配给设备的资源，只需拖放或双击平面图即可。创建的分配计划将以 TCL 脚本的形式生成并执行，并在反映项目后进行编译。

I/O 布局规划工作详细步骤

接下来将介绍 Interface Planner 的工作流程详细步骤，如下图 (图3) 所示。请注意，此时用户应已完成引脚分配。

图3 Interface Planner 工作流程

一、综合设计

在 Quartus Prime Pro Edition (以下简称 Quartus Prime) 中，从 Processing 菜单或 Compilation Dashboard 运行 Analysis & Synthesis，如下图 (图4) 所示：

图4 运行分析与综合

二、启动并初始化 Interface Planner

点击 Tools 菜单，启动 Interface Planner。单击下图 (图5) 所示 Flow 窗格中的 Initialize Interface Planner 以检查 Fitter 基础和现有位置分配的有效性。如果存在冲突或违规，错误消息将显示在控制台窗格中。

图5 Initialize Interface Planner

三、检查导入的任务并更新计划

单击 Flow 窗格中的 View Assignments。Assignments 选项卡将变为活动状态并列出项目中存在的所有分配，如下图 (图6) 所示。接下来单击 Flow 窗格中的 Update Plan，已启用配置的分配将应用于设计以进行规则检查。

图6 View Assignments

四、放置设计元素

如下图 (图7) 所示，单击 Flow 窗格中的 Plan Design (Plan 选项卡变为活动状态)。

图7 Plan Design

如果单击 Design 窗格中未分配的设计元素右侧的按钮，Legal Locations 窗格中将显示可分配位置的列表，并且该位置将在 Chip View 中以轮廓显示。当从 Legal Locations 窗格中指定放置位置时，Chip View 显示将变成一条对角线。要确认分配位置，请双击下图 (图8) Legal Locations 窗格中的位置信息。

图8 确认位置 (Legal Locations 窗格)

大家还可以切换到如下图 (图9) 所示的 Package View 以查看接口中使用的 I/O 引脚，也可以截取计划的屏幕截图，以便稍后将其与编译的设计进行比较。

图9 Package View

五、验证 I/O 计划

完成放置规范后，单击下图 (图10) Flow 窗格中的 Validate Plan，这将验证已创建的任务并使其准备好导出。

图10 Validate Plan

也可以通过选择下图 (图11) 中的 Save Floorplan 来保存当前的布局设置：

图11 Save Floorplan

六、导出计划文件

如下图 (图12) 所示，单击 Flow 窗格中的 Export Constraints 并使用 tcl 脚本保存配置的放置信息：

图12 Export Constraints

七、导入工程并编译

关闭 Interface Planner 并打开要导入的 Quartus Prime 项目。从 Tools 菜单 > Tcl Script，如下图 (图13) 所示，指定导出的 tcl 文件，然后单击 Run 以应用它。分配信息反映在 Pin Planner 和 Assignment Editor 中，可以轻松查看和最终检查脚本信息。在运行脚本之前可以使用 Edit 按钮对其进行编辑。例如 Interface Planner 不会在设计中导出所有的分配类型，如果只想进行引脚分配而不是内部资源分配，则可以通过注释或删除它们，从而仅提供脚本的引脚分配部分。

图13 Tcl Script

接下来运行编译。由于 Analysis & Synthesis 阶段到 Fitter (Finalize) 阶段需要很长时间才能运行，如果只想评估布局，可以在下图 (图14) 的 Compile Dashboard 中启用 Early Place 选项并执行 Early Place 编译。

图14 Early Place

编译完成后，启动 Chip Planner (Tools 菜单) 并检查布局，如下图 (图15) 所示：

图15 启动 Chip Planner

总结

Quartus Prime Pro Edition 的 Interface Planner 消除了为 FPGA 创建专业规划的工作量和难度，特别是日益多样化和复杂 I/O 接口，它可允许仅创建有效的位置分配。通过使用 Altera Interface Planner，可以减少进行位置分配所花费的时间。

审核编辑：刘清

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

pcb

pcb

+关注

关注
4318

文章
23078

浏览量
397424
FPGA设计

FPGA设计

+关注

关注
9

文章
428

浏览量
26504
Altera

Altera

+关注

关注
37

文章
781

浏览量
153919
TCL

TCL

+关注

关注
10

文章
1722

浏览量
88560

原文标题：如何使用Altera Interface Planner高效设计FPGA引脚布局

文章出处：【微信号：骏龙电子，微信公众号：骏龙电子】欢迎添加关注！文章转载请注明出处。

适用于Altera™MAX®10 FPGA的小型高效电源

您是否正在使用Altera™MAX®10 FPGA进行设计？若是这样，您可能是想要一种小型、高效和已验证过的电源解决方案，而无需投入大量思考或设计时间。电源设计应该简易、小巧，以适应印刷电路板（PCB）的小尺寸，且效率足够高、无

发表于 06-30 14:15 •1489次阅读

适用于<b class='flag-5'>Altera</b>™MAX®10 <b class='flag-5'>FPGA</b>的小型<b class='flag-5'>高效</b>电源

关于FPGA system Planner软件的问题

几天前从学长那里装了candence软件16.5版本的软件，但是其中一个部分FPGA system planner 里的元器件不全，没有v7的FPGA，而且里面的操作界面也不一样，关键是我已经破解

发表于 04-30 14:50

例说FPGA连载32：PLL例化配置与LED之使用Pin Planner进行引脚分配

发表于 09-14 16:59

在quartus 15.0中如何将PPF文件导入到Pin Planner中

学习通向FPGA之路--七天玩转altera之基础篇22页15.0界面已更改，自动将设置好的Megafunctions加入到当前工程中，但是pin planner中Pins list没有变化

发表于 12-12 16:12

勇敢的芯伴你玩转Altera FPGA连载49：PWM蜂鸣器驱动之引脚分配

发表于 02-27 21:50

Altera FPGA中NC引脚如何连接

Altera FPGA中NC引脚连接电源或者地会不会有影响？

发表于 01-08 14:31

Altera FPGA/CPLD设计(高级篇)

《Altera FPGA/CPLD设计(高级篇)》结合作者多年工作经验，深入地讨论了Altera FPGA/CPLD的设计、优化技巧。在讨论FPGA

发表于 02-12 09:19 •4806次下载

altera fpga/cpld设计

altera fpga/cpld设计基础篇结合作者多年工作经验，系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上，介绍了

发表于 07-10 17:35 •58次下载

Altera新Cyclone IV FPGA拓展了Cyclo

Altera新Cyclone IV FPGA拓展了Cyclone FPGA系列 Altera拓展其成功的Cyclone FPGA系列并延续

发表于 11-04 08:46 •1372次阅读

Altera FPGA的选型及开发

本资料是关于Altera FPGA的选型及开发，内容大纲是：Altera的 FPGA体系结构简介；Altera的

发表于 08-15 14:48 •104次下载

Allegro FPGA System Planner中文介绍

完整性高的FPGA-PCB系统化协同设计工具 Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚

发表于 04-08 11:07 •0次下载

Cadence OrCAD FPGA System Planner为在PCB板的FPGA设计提供支持

Cadence OrCADFPGA System Planner为FPGA和PCB之间的协同设计提供了一种全面的、可扩展的解决方案，它能使用户创建一个正确的、最优的引脚分配。

发表于 11-17 20:36 •5926次阅读

在PCB上设计大容量引脚FPGA

FPGA System Planner解决了设计一个或多个工程师时遇到的挑战PCB板上的更多大引脚数FPGA。

发表于 03-16 16:56 •24次下载

Altera FPGA CPLD学习笔记

Altera FPGA CPLD学习笔记(肇庆理士电源技术有限)-Altera FPGA CPLD学习笔记

发表于 09-18 10:54 •82次下载

微软planner新版增强To Do功能，优化经典planner，助你更高效地工作

Microsoft Planner作为一款轻便、可移动且基于网络的应用，广泛适用于Office 365企业订阅用户。该应用于2023年11月进行了更新，融合了To Do与经典Planner的优势，并结合了Project for web的强大功能及Microsoft Cop

发表于 04-23 11:49 •566次阅读