三星电子研发16层3D DRAM芯片及垂直堆叠单元晶体管-德赢Vwin官网网

三星电子研发16层3D DRAM芯片及垂直堆叠单元晶体管

据三星电子高层透露，其已研发出16层3D DRAM 芯片。

在今年的IEEE IMW 2024活动中，三星DRAM业务的资深副总裁Lee指出，已有多家科技巨头如三星成功制造出16层3D DRAM，其中美光更是发展至8层水平。

然而，他也强调，现阶段三星正致力于探索3D DRAM及垂直堆叠单元阵列晶体管（VS-CAT）的可行性，暂无大量量产的计划。值得注意的是，Lee曾在美光担任过未来存储芯片的研究工作，后于去年加入三星。

VS-CAT与传统DRAM有所区别，其采用双硅晶圆设计，外围设备和逻辑/存储单元独立连接。若将外围设备直接连接至单元层，会导致表面积过大。

因此，外围设备通常在另一片晶圆上制造，再与存储单元通过键合方式连接。预计3D DRAM将采用晶圆对晶圆（wafer-to-wafer）等混合键合技术进行生产，此项技术已广泛运用于NAND和CMOS图像传感器的制造过程。

此外，三星还计划将背面供电网络（BSPDN）技术引入3D DRAM领域。

同时，三星亦在研究垂直沟道晶体管（VCT）。VCT又称4F2，较之先前的6F2技术，可大幅降低晶粒表面积，最高可达30%。据悉，原型产品有望于明年问世。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

DRAM

DRAM

+关注

关注
40

文章
2311

浏览量
183438
硅晶圆

硅晶圆

+关注

关注
4

文章
268

浏览量
20632
三星

三星

+关注

关注
1

文章
1521

浏览量
31203

预期提前，铠侠再次加速，3D NAND准备冲击1000层

电子发烧友网报道（文/黄山明）近日，铠侠再次宣布，将在2027年实现3D NAND的1000层堆叠，而此前铠侠计划是在2031年批量生产超1000层

发表于 06-29 00:03 •4505次阅读

麻省理工学院研发全新纳米级3D晶体管,突破性能极限

11月7日，有报道称，美国麻省理工学院的研究团队利用超薄半导体材料，成功开发出一种前所未有的纳米级3D晶体管。这款晶体管被誉为迄今为止最小的3D晶体

发表于 11-07 13:43 •357次阅读

3D-NAND浮栅晶体管的结构解析

传统平面NAND闪存技术的扩展性已达到极限。为了解决这一问题，3D-NAND闪存技术应运而生，通过在垂直方向上堆叠存储单元，大幅提升了存储密度。本文将简要介绍

发表于 11-06 18:09 •497次阅读

三星2亿像素3层堆栈式传感器即将问世

据悉，三星即将发布一款3层堆叠式晶体管传感器（2层模拟电路+1

发表于 08-02 16:24 •647次阅读

SK海力士5层堆叠3D DRAM制造良率已达56.1%

在全球半导体技术的激烈竞争中，SK海力士再次展示了其卓越的研发实力与创新能力。近日，在美国夏威夷举行的VLSI 2024峰会上，SK海力士宣布了其在3D DRAM技术领域的最新研究成果，其中5

发表于 06-27 10:50 •622次阅读

三星已成功开发16层3D DRAM芯片

在近日举行的IEEE IMW 2024活动上，三星DRAM部门的执行副总裁Siwoo Lee宣布了一个重要里程碑：三星已与其他公司合作，成功研发出1

发表于 05-29 14:44 •791次阅读

三星2025年后将首家进入3D DRAM内存时代

在Memcon 2024上，三星披露了两款全新的3D DRAM内存技术——垂直通道晶体管和堆栈DRAM

发表于 04-01 15:43 •586次阅读

三星电子发布业界最大容量HBM

三星电子近日宣布，公司成功研发并发布了其首款12层堆叠HBM3E

发表于 03-08 10:10 •678次阅读

三星发布首款12层堆叠HBM3E DRAM

近日，三星电子宣布，已成功发布其首款12层堆叠的高带宽内存（HBM3E）产品——HBM3E 12

发表于 02-27 14:28 •1057次阅读

三星电子成功发布其首款12层堆叠HBM3E DRAM—HBM3E 12H

2024年2月27日 - 三星电子今日宣布，公司成功发布其首款12层堆叠HBM3E DRAM——

发表于 02-27 11:07 •767次阅读

三星将推出GDDR7产品及280层堆叠的3D QLC NAND技术

三星将在IEEE国际固态电路研讨会上展示其GDDR7产品以及280层堆叠的3D QLC NAND技术。

发表于 02-01 10:35 •781次阅读

三星电子在硅谷设立下一代3D DRAM研发实验室

近日，三星电子宣布在硅谷设立下一代3D DRAM研发实验室，以加强其在存储技术领域的领先地位。该实验室的成立将专注于开发具有更高性能和更低功

发表于 01-31 11:42 •770次阅读

三星在硅谷建立3D DRAM研发实验室

三星电子，全球领先的存储芯片制造商，近日宣布在美国设立新的研究实验室，专注于开发新一代3D DRAM技术。这个实验室将隶属于总部位于美国硅谷

发表于 01-30 10:48 •733次阅读

三星电子在硅谷设立新实验室，开发下一代3D DRAM芯片

三星电子近日宣布，已在美国硅谷开设一个新的研发（R&D）实验室，专注于下一代3D DRAM

发表于 01-29 11:29 •875次阅读

三星电子新设内存研发机构，专攻下一代3D DRAM技术研发

原有的DRAM采用2D结构，即大量元件密集排布在同一平面。然而，为了提升性能，储存行业正致力于开发高密度的3D DRAM。这项技术包括水平堆积和垂直

发表于 01-29 09:31 •582次阅读

搜索历史

三星电子研发16层3D DRAM芯片及垂直堆叠单元晶体管

评论

预期提前，铠侠再次加速，3D NAND准备冲击1000层

麻省理工学院研发全新纳米级3D晶体管,突破性能极限

3D-NAND浮栅晶体管的结构解析

三星2亿像素3层堆栈式传感器即将问世

SK海力士5层堆叠3D DRAM制造良率已达56.1%

三星已成功开发16层3D DRAM芯片

三星2025年后将首家进入3D DRAM内存时代

三星电子发布业界最大容量HBM

三星发布首款12层堆叠HBM3E DRAM

三星电子成功发布其首款12层堆叠HBM3E DRAM—HBM3E 12H

三星将推出GDDR7产品及280层堆叠的3D QLC NAND技术

三星电子在硅谷设立下一代3D DRAM研发实验室

三星在硅谷建立3D DRAM研发实验室

三星电子在硅谷设立新实验室，开发下一代3D DRAM芯片

三星电子新设内存研发机构，专攻下一代3D DRAM技术研发