了解反馈振荡器，看这篇文章就够了-德赢Vwin官网网

异步计数器可以有 2 n -1 种可能的计数状态，例如 4 位计数器的 MOD-16（0-15），这使其非常适合用于频分应用。但也可以使用基本异步计数器配置来构建计数状态小于其最大输出数的特殊计数器。例如，模数或 MOD 计数器。

这是通过强制计数器在预定值时将其自身重置为零来实现的，从而产生一种具有截断序列的异步计数器。然后，计数到其最大模数（2 n ）的n 位计数器称为全序列计数器，而模数小于最大模数的 n 位计数器称为截断计数器。

但是，为什么我们要创建一个异步截断计数器，而不是 MOD-4、MOD-8 或其他等于 2 的幂的模数呢？答案是，我们可以通过使用组合逻辑来利用触发器上的异步输入。

如果我们采用模 16 异步计数器并用附加逻辑门对其进行修改，则可以使其提供十进制（除以 10）计数器输出，以用于标准十进制计数和算术电路。

这种计数器通常称为十进制计数器。十进制计数器需要在输出计数达到十进制值 10 时（即 DCBA = 1010）重置为零，为此，我们需要将此条件反馈给重置输入。计数序列从二进制“0000”（BCD =“0”）到“1001”（BCD =“9”）的计数器通常称为 BCD 二进制编码十进制计数器，因为其十状态序列是 BCD 码的序列，但二进制十进制计数器更常见。

异步十进制计数器

这种异步计数器在输入时钟信号的每个后沿从 0000 开始向上计数，直到达到输出 1001（十进制 9）。输出 QA 和 QD 现在都等于逻辑“1”。在下一个时钟脉冲施加时，74LS10 NAND 门的输出状态从逻辑“1”变为逻辑“0”电平。

由于 NAND 门的输出连接到所有 74LS73 JK 触发器的CLEAR ( CLR ) 输入，该信号导致所有Q输出在计数为 10 时重置回二进制0000。由于输出QA和QD现在都等于逻辑“0”（因为触发器刚刚重置），NAND门的输出返回到逻辑电平“1”，计数器再次从0000重新启动。我们现在有一个十进制或模 10 递增计数器。

十年计数器真值表

十进制计数器时序图

通过使用截断计数器输出序列的相同想法，上述电路可以轻松地适应其他计数周期，只需改变与NAND门输入的连接或使用其他逻辑门组合即可。

举例来说，只需将“ QC ”和“ QD ”的输出输入到NAND门，就可以轻松实现十二进制（模 12），注意 12 的二进制等价物是1100，而输出“ QA ”是最低有效位 (LSB)。

由于用n 个触发器可实现的最大模数为2 n，这意味着在设计截断异步计数器时，您应该确定大于或等于所需模数的最低 2 的幂。

假设我们希望从 0 数到 39，或者对 40 取模并重复。那么所需的触发器数量最多为 6 个，n = 6可得到最大 MOD 为 64，因为 5 个触发器是不够的，因为这只能得到 MOD-32。

现在假设我们想构建一个“除以 128”的计数器用于分频，我们需要级联七个触发器，因为 128 = 2 7。使用诸如 74LS74 之类的双触发器，我们仍然需要四个 IC 来完成电路。

一种简单的替代方法是使用两个 TTL 7493 作为 4 位波纹计数器/分频器。由于 128 = 16 x 8，因此可以将一个 7493 配置为“除以 16”计数器，将另一个配置为“除以 8”计数器。两个 IC 可以级联在一起，形成一个“除以 128”分频器，如图所示。

当然，也有标准 IC 异步计数器可用，例如 TTL 74LS90 可编程纹波计数器/分频器，可配置为 2 分频、5 分频或两者的任意组合。74LS390 是一种非常灵活的双十进制驱动器 IC，具有大量可用的“分频”组合，包括 2 分频、4 分频、5 分频、10 分频、20 分频、25 分频、50 分频和 100 分频。

分频器

纹波计数器能够截断序列以产生“除以 n”的输出，这意味着计数器（尤其是纹波计数器）可用作分频器，以将高时钟频率降低到更可用的值，以用于数字时钟和计时应用。例如，假设我们需要一个精确的 1Hz 计时信号来操作数字时钟。

我们可以很容易地使用配置为非稳态多谐振荡器的标准 555 定时器芯片产生 1Hz 方波信号，但制造商的数据表告诉我们，555 定时器根据制造商的不同，通常具有 1-2% 的定时误差，并且在 1Hz 的低频下，这个 2% 的定时误差是不好的。

但是，数据表还告诉我们，555 定时器的最大工作频率约为 300kHz，在此高频率下 2% 的误差（虽然在最大约 6kHz 时仍然很大）是可以接受的。因此，通过选择更高的定时频率（例如 262.144kHz）和 18 位波纹（Modulo-18）计数器，我们可以轻松制作出精度为 1Hz 的定时信号，如下所示。