UCIe规范引领Chiplet技术革新,新思科技发布40G UCIe IP解决方案-德赢Vwin官网网

随着大型SoC（系统级芯片）的设计复杂度和制造难度不断攀升，芯片行业正面临前所未有的挑战。英伟达公司的Blackwell芯片B200，作为业界的一个典型代表，其晶体管数量相比上一代H100芯片提升了近3倍，算力提升了6倍，这背后离不开Chiplet（小芯片）设计方案的引入。Chiplet技术，作为“后摩尔定律时代”提升芯片性能的关键解决方案之一，正逐渐受到业界的广泛关注。

Chiplet技术通过先进封装方法，将不同工艺或功能的芯片进行异构集成，使得SoC的功能可以在不同的工艺节点上实现。然而，在Chiplet产业发展的初期，由于缺乏统一的标准，各家的Chiplet设计需要“定制互连”，这大大降低了设计效率，并阻碍了技术的积累。为了解决这个问题，UCIe（Universal Chiplet Interconnect Express）标准应运而生。

UCIe标准旨在推行开放的Die-to-Die（芯粒与芯粒间）互连标准，以开放的高级接口总线为基础，实现芯片封装内功能单元的即插即用。自2022年3月由英特尔、AMD、Arm等十家公司联合推出以来，UCIe标准已经经历了从1.0到1.1再到2.0的多次更新，逐步完善了Die-to-Die互连标准，增强了Chiplet和先进封装融合的可靠性、可测性，并强化了互连的灵活性。

近日，新思科技公司正式发布了全球领先的40G UCIe IP解决方案，这是业界首个完整的UCIe IP全面解决方案。该解决方案包括UCIe控制器IP、UCIe PHY IP和UCIe验证IP（VIP），每引脚运行速度高达40 Gbps，可实现异构和同构芯片之间的12.9Tbps/mm带宽密度，满足设计人员对更大带宽、更高能效的需求。

新思科技的40G UCIe IP解决方案不仅符合最新的UCIe 2.0规范，还提供了比规范更高的带宽性能。此外，该解决方案还集成了信号完整性监控器和全面的测试和芯片生命周期管理（SLM）功能，能够增强Multi-Die系统封装的可靠性。同时，新思科技还提供了额外的信号完整性和电源完整性服务，以及丰富的IP组合和强大的生态优势，帮助设计人员打造更具竞争力的Multi-Die系统。

随着UCIe规范的逐渐完善和Chiplet技术的普及，芯片设计行业正迎来一场深刻的变革。新思科技的40G UCIe IP解决方案作为这场变革的先锋，将为数据中心、人工智能、高端消费电子和智能汽车等领域的设计人员提供高性能、高可靠性的SoC解决方案，助力他们在产业智能化升级中抢得先机。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

soc

soc

+关注

关注
38

文章
4161

浏览量
218152
chiplet

chiplet

+关注

关注
6

文章
431

浏览量
12584
UCIe

UCIe

+关注

关注
0

文章
45

浏览量
1630

奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

随着带宽需求飙升至新高度，多芯粒系统正成为许多应用领域的解决方案。通过在单一封装中异构集成多个芯粒，Chiplet芯粒系统能够为人工智能、高性能计算和超大规模数据中心提供更高的处理能力和性能。一系列

发表于 12-10 11:33 •387次阅读

奇异摩尔32GT/s Kiwi Link Die-to-Die <b class='flag-5'>IP</b>全面上市

40G光模块介绍及常见问题探讨

光模块厂家提供40G光模块，应用于数据中心,云计算,高性能计算场景，广泛兼容华为，华三，思科，锐捷等光纤模块品牌，助您实现高速数据传输。本文介绍40G光模块接口，光模块厂家，40G光模

发表于 11-25 11:56 •184次阅读

新思科技发布40G UCIe IP，加速多芯片系统设计

新思科技近日宣布了一项重大技术突破，正式推出全球领先的40G UCIe（Universal Chiplet Interconnect Exp

发表于 09-11 17:18 •601次阅读

新思科技发布全球领先的40G UCIe IP，助力多芯片系统设计全面提速

新思科技40G UCIe IP 全面解决方案为高性能人工智能数据中心芯片中的芯片到芯片连接提供全球领先的带宽摘要：业界首个完整的

发表于 09-10 13:45 •410次阅读

Alphawave推出业界首款支持台积电CoWoS封装的3nm UCIe IP

半导体IP领域的先锋企业Alphawave Semi近日宣布了一项重大技术突破，成功推出了业界首款基于最新UCIe（Universal Chiplet Interconnect Exp

发表于 08-01 17:07 •805次阅读

是德科技推出PCIe和UCIe仿真解决方案

电子设计自动化平台，通过为现有的 Chiplet PHY Designer 工具增加新功能，评估Chiplet中芯片到芯片的链路裕度性能，并对电压传递函数 (VTF) 是否符合相关参数标准进行测量。

发表于 07-30 16:06 •866次阅读

是德科技推出PCIe和<b class='flag-5'>UCIe</b>仿真<b class='flag-5'>解决方案</b>

新思科技引领EMIB封装技术革新，推出量产级多裸晶芯片设计参考流程

在当今半导体产业日新月异的背景下，封装技术的创新正成为推动芯片性能与系统集成度飞跃的关键力量。近日，全球领先的EDA（电子设计自动化）和半导体IP解决方案提供商——新思科技，宣布了一项

发表于 07-11 09:47 •481次阅读

新思科技针对主要代工厂提供丰富多样的UCIe IP解决方案

Multi-Die设计之所以成为可能，除了封装技术的进步之外，用于Die-to-Die连接的通用芯粒互连技术（UCIe）标准也是一大关键。通过混合搭配来自不同供应商，甚至基于不同代工厂工艺节点的多个芯片或小芯片，芯片开发者可以

发表于 07-03 15:16 •957次阅读

新思科技推出业界首款PCIe 7.0 IP解决方案

PCIe 7.0 IP解决方案，加速万亿参数领域的芯片设计新思科技推出业界首款完整的PCIe 7.0 IP解决

发表于 06-29 15:13 •608次阅读

新思科技推出业界首款PCIe 7.0 IP解决方案

新思科技（Synopsys）近日宣布，推出业界首款完整的PCIe 7.0 IP解决方案，包括控制器、IDE安全模块、PHY和验证IP。该解决方案

发表于 06-25 09:46 •490次阅读

甬矽电子高密度SiP技术革新5G射频模组

甬矽电子，一家致力于技术革新的企业，近日在高密度SiP技术领域取得重大突破，为5G射频模组的开发和量产注入了新动力。

发表于 05-31 10:02 •670次阅读

新思科技与英特尔在UCIe互操作性测试进展

英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP小芯片组成。它与采用台积电公司N3工艺制造的新思科技UCIe

发表于 04-18 14:22 •733次阅读

国产深海1万米六维力传感器引领卡脖子技术革新

国产深海万米六维力传感器引领卡脖子技术革新

发表于 02-20 16:09 •752次阅读

IP网络广播系统：引领广播技术革新，重塑公共广播新篇章！

随着数字化时代的来临，传统的广播系统已经难以满足现代社会的需求。在这样的背景下，讯维IP网络广播系统应运而生，以其独特的优势引领着广播技术的革新，为公共广播的未来发展描绘出新的蓝图。

发表于 12-29 14:49 •589次阅读

搜索历史

UCIe规范引领Chiplet技术革新,新思科技发布40G UCIe IP解决方案

评论

奇异摩尔32GT/s Kiwi Link Die-to-Die IP全面上市

40G光模块介绍及常见问题探讨

最新Chiplet互联案例解析 UCIe 2.0最新标准解读

新思科技发布40G UCIe IP，加速多芯片系统设计

新思科技发布全球领先的40G UCIe IP，助力多芯片系统设计全面提速

Alphawave推出业界首款支持台积电CoWoS封装的3nm UCIe IP

是德科技推出PCIe和UCIe仿真解决方案

新思科技引领EMIB封装技术革新，推出量产级多裸晶芯片设计参考流程

新思科技针对主要代工厂提供丰富多样的UCIe IP解决方案

新思科技推出业界首款PCIe 7.0 IP解决方案

新思科技推出业界首款PCIe 7.0 IP解决方案

甬矽电子高密度SiP技术革新5G射频模组

新思科技与英特尔在UCIe互操作性测试进展

国产深海1万米六维力传感器引领卡脖子技术革新

IP网络广播系统：引领广播技术革新，重塑公共广播新篇章！