在高速（>100MHz）高密度PCB设计时需要注意串扰的几个方面
在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧？
在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：
1.控制走线特性阻抗的连续与匹配。
2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。
3.选择适当的端接方式。
4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。
除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
pcb
+关注
关注
4318文章
23079浏览量
397438 -
串扰
+关注
关注
4文章
189浏览量
26942
原文标题：【M博士问答】在高速（>100MHz）高密度PCB设计中，对于串扰需要注意什么？
文章出处：【微信号：Mouser-Community，微信公众号：贸泽电子设计圈】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
在高速（>100MHz）高密度PCB设计中的技巧?
在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也
发表于 08-29 14:11
高速高密度PCB设计的关键技术问题是什么？
本文介绍高速高密度PCB设计的关键技术问题（信号完整性、电源完整性、EMC /EM I和热分析）和相关EDA技术的新进展，讨论高速高密度
发表于 04-25 07:07
高速高密度PCB设计的4个技巧
在固定电路板尺寸的情况下，如果设计中需要更多的功能，往往需要增加PCB的轨道密度，但这可能会导致轨道的相互干扰增强，轨道也是如此薄，使阻抗无
高频高密度PCB布局设计注意事项
的布局也就成了大家设计PCB高频板时候需要探讨的关键点。接下来深圳PCBA公司为大家介绍下高频PCB设计布局的注意要点。 高频PCB设计布局
工商网监
评论