数字产品中电源轨噪声如何影响系统中时钟抖动-德赢Vwin官网网

本文将介绍：关于数字产品中电源轨噪声如何影响数字系统中时钟抖动。

背景

在数字电路中，一串二进制的信号流是通过电压（或电流）的波形来表示。然而，自然界的信号实际上都是vwin 的，而非数字的，所有的信号都受噪音、扭曲和损失影响。信号完整性考虑的问题主要有振铃（ringing）、串扰（crosstalk）、接地反弹、扭曲(skew)、信号损失和电源供应中的噪声。--摘至于维基百科（信号完整性）。

精准的周期性采样时钟是确保数字系统进行正确通信的前提。如果时钟信号发生了偏移，将引起传输的数字信号流发生变化，比如造成时延、误码等等。在高速数字系统中，随着时钟速率迈入GHz级，首要目标是保证信号完整无失真地从源端传送到接收端，往往电源完整性不佳就会影响时钟信号，进而引起信号完整性问题。

高速数字产品设计中不单单包含信号完整性问题，还包含电源完整性问题，而对数字系统中的电源轨噪声进行评估，将直接反映电源完整性的好坏，本文将介绍数字产品中电源轨噪声如何影响系统中时钟抖动。

数字产品中电源轨噪声与时钟抖动是关联的

数字电路中的直流电压也就是电源轨波形往往看起来像是纯净平直，然而当我们通过示波器放大后发现其实不是，电源轨上是存在交流波动成分的。

除了由开关电源引入的波动外，电源轨也会受耦合噪声的干扰，当PDN上发生振铃时，会影响芯片输出的时钟信号发生偏移，时钟信号上升沿发生的偏移就是我们俗称的抖动Jitter。

数字系统中的芯片通常由CMOS集成电路组成，其开关阈值会受电源轨的噪声影响而波动，进而引起了系统输出时钟或数据的抖动。

由下图可以看出，电源轨噪声波动的大小将对抖动大小带来影响，电源轨波动越小引起时钟信号的抖动Jitter也会越小。

电源轨噪声与时钟信号斜率的比值决定了抖动的大小，电源轨噪声与抖动的关系可由以下公式描述：

如果要对抖动的影响进行验证，就要准确测量电源轨噪声。但是在如今的电子产品中对电源完整性进行准确评估充满挑战。以最为常见的数字电子产品手机为例，随着手机发展的演变，体积越来越小，而内部IC集成度越来越高，电流密度越来越大，而功耗却在降低，从而要求输入电压也在降低(从典型的5V、3V减小至1V)，甚至电压容限也在降低(10%减小到5%，甚至是1%)。这就会给电源轨测量造成挑战。

R&S RT-ZPR电源轨探头是应对这一挑战的最佳选择，它不仅具备极低的系统噪声（衰减比1:1），也具备2GHz/4GHz高带宽范围，可以测量更高频率范围的电源轨噪声。

以实际测量为例：使用RT-ZPR电源轨探头和传统RT-ZP1X纹波探头测试直流电压Vpp对比：

38 MHz带宽1:1无源探头RT-ZP1X会遗漏高频成分，不能显示尖峰的存在，从而低估Vpp测量值。但使用同样衰减比而带宽高达2 GHz的电源轨探头RT-ZPR20可以捕获并测量高频瞬态，还能拥有极低的噪声，不难看出针对高频瞬变需要高带宽电源轨探头才能测量出正确的Vpp值。

综上所述，电源轨信号并非是完全平直的，它会受到噪声干扰，进而影响系统时钟的稳定。当今数字产品中电源轨电压越来越低，同时要求的容限也越来越严苛，从而对测量电源轨信号造成挑战。罗德与施瓦茨的电源轨探头RT-ZPR充分应对这些挑战，可以进行准确测量 (高带宽，高灵敏度，低噪声和大偏置补偿)。下一期我们将用一个测量案例继续说明电源轨噪声对数字产品抖动的影响。

罗德与施瓦茨业务涵盖测试测量、技术系统、网络与网络安全，致力于打造一个更加安全、互联的世界。成立90 年来，罗德与施瓦茨作为全球科技集团，通过发展尖端技术，不断突破技术界限。公司领先的产品和解决方案赋能众多行业客户，助其获得数字技术领导力。罗德与施瓦茨总部位于德国慕尼黑，作为一家私有企业，公司在全球范围内独立、长期、可持续地开展业务。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

噪声

噪声

+关注

关注
13

文章
1120

浏览量
47400
时钟抖动

时钟抖动

+关注

关注
1

文章
62

浏览量
15922
数字电路

数字电路

+关注

关注
193

文章
1605

浏览量
80577
电源轨

电源轨

+关注

关注
1

文章
34

浏览量
5758

原文标题：【实践分享】|浅谈电源轨噪声对时钟抖动的影响（一）

文章出处：【微信号：罗德与施瓦茨中国，微信公众号：罗德与施瓦茨中国】欢迎添加关注！文章转载请注明出处。

如何减少SPDIF传输过程中时钟抖动

3GHz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。在此趋势下，高速数字设备的设计师们也开始更多地关注时序因素。在

发表于 09-28 16:08

电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理

，提高供电轨噪声和相位噪声。谐振可通过对电路降低Q值——给电路增加损耗性元件，加以控制。下图显示了来自另一个设计的例子，其采用AD9162 DAC。在该设计中，

发表于 05-10 14:39

集成电源噪声抑制的时钟源简化FPGA系统的电源设计

~156.25MHz范围的低抖动时钟源。在理想的供电条件下，小数分频PLL可在1 0kHz~20MHz频段内提供低于lps RMS的抖动性能。相反，在有电源

发表于 09-26 14:33

电源噪声和时钟抖动对高速DAC相位噪声的影响分析及管理

元器件都会产生某种噪声；也可能来自外部噪声源。外部噪声源可通过DAC的任何外部的任何外部任意连接，包括电源、时钟和

发表于 10-17 10:22

时钟抖动(CLK)和相位噪声之间的转换

摘要：这是一篇关于时钟(CLK)信号质量的应用笔记，介绍如何测量抖动和相位噪声，包括周期抖动、逐周期抖动和累加

发表于 04-22 10:16 •4290次阅读

<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>(CLK)和相位<b class='flag-5'>噪声</b>之间的转换

时钟抖动和相位噪声对采样系统的影响

如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多

发表于 05-08 15:29 •47次下载

<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>和相位<b class='flag-5'>噪声</b>对采样<b class='flag-5'>系统</b>的影响

高速ADC在低抖动采样时钟电路设计中的应用

接收机的整体性能。在A/D 转换过程中引入的噪声来源较多，主要包括热噪声、ADC 电源的纹波、参考电平的纹波、采样时钟

发表于 11-27 14:59 •17次下载

高速ADC在低<b class='flag-5'>抖动</b>采样<b class='flag-5'>时钟</b>电路设计<b class='flag-5'>中</b>的应用

寻找电源轨噪声和抖动之间的关系

要找出位错误的根本原因，抖动分析是最好的起点，但在某些情况下，电源轨分析可以帮助找到真正的根本原因。为了深入了解位错误，我们在时域和频域中查看抖动和

发表于 08-05 08:04 •1565次阅读

时钟抖动使随机抖动和相位噪声不再神秘

时钟抖动使随机抖动和相位噪声不再神秘

发表于 11-07 08:07 •4次下载

评估低抖动PLL时钟发生器的电源噪声抑制

采用PLL的时钟发生器广泛用于网络设备中，用于生成高精度和低抖动参考时钟或保持同步网络操作。大多数时钟振荡器使用理想、干净的

发表于 03-08 15:33 •1397次阅读

时钟抖动的影响

抖动和相位噪声是晶振的非常重要指标，本文主要从抖动和相位噪声定义及原理出发，阐述其在不同场景下对数字系统

发表于 03-10 14:54 •901次阅读

详解数字电路中的抖动

随着通信系统中的时钟速率迈入GHz级，抖动在数字设计领域中日益得到人们的重视。在高速系统

发表于 08-11 09:33 •1466次阅读

时钟抖动与相位噪声的关系

时钟抖动和相位噪声是数字系统和通信系统中两个至关重要

发表于 08-19 18:01 •711次阅读

电源轨噪声对系统时钟抖动的影响

通过上一期我们了解到：数字电子产品中电源轨噪声和时钟

发表于 11-22 16:11 •173次阅读