从发展历史、研究进展和前景预测三个方面对混合键合(HB)技术进行分析
摘要:
随着半导体技术的发展，传统倒装焊( FC) 键合已难以满足高密度、高可靠性的三维( 3D) 互连技术的需求。混合键合( HB) 技术是一种先进的3D 堆叠封装技术，可以实现焊盘直径≤1 μm、无凸点的永久键合。阐述了HB 技术的发展历史、研究进展并预测了发展前景。目前HB 技术的焊盘直径/节距已达到0.75 μm /1. 5 μm，热门研究方向包括铜凹陷、圆片翘曲、键合精度及现有设备兼容等，未来将突破更小的焊盘直径/节距。HB 技术将对后摩尔时代封装技术的发展起到变革性作用，在未来的高密度、高可靠性异质异构集成中发挥重要的作用。
0 引言
随着半导体技术的飞速发展，各类集成电路的功能也日益多样化，居家办公、人工智能( AI)、汽车电子等应用促使集成电路向着高性能、高集成度、高可靠性的方向发展。由于半导体摩尔定律逐渐逼近极限，前道芯片制造已经逐渐达到技术升级的瓶颈，很难在保持成本不变的情况下增加单位面积的晶体管数量，因此，国际上逐渐开始重视先进封装技术，以求通过后道的高密度互连技术突破摩尔定律的极限，例如芯粒技术［1－3］、二维半( 2. 5D) 转接板技术［4－6］、三维( 3D) 堆叠技术等［7－9］。目前的3D 堆叠技术需要大规模使用硅通孔( TSV) 和球栅阵列倒装焊( FC-BGA) 技术，过多的通孔与焊球结构影响集成电路的可靠性，例如焊料、底填胶、TSV 中的空洞在复杂的工作环境下都将成为致命的缺陷。此外，3D 堆叠焊球/焊柱的尺寸最小只能达到20 ～ 50 μm，很大程度地限制了互连密度的提高［10］。因此，开发高密度、高可靠性的3D 堆叠技术成为先进封装技术领域内的热门方向
2016 年，混合键合( HB) 技术首次应用于图像传感器的大批量加工［11］。HB 技术是将Cu /SiO2打磨出极其光滑的表面，当表面足够光滑时，不同界面之间将会产生范德华力，稍微施加压力或高温，就可以实现永久键合，Cu-Cu、SiO2-SiO2、Cu-SiO2界面之间都可以同时键合，故称为混合键合。
HB 技术是一种能够实现微米级、无凸点的互连技术，研究焦点集中于低粗糙度的磨平方法、高精度的对准方法、晶圆翘曲的控制方法和铜焊盘凹陷的控制方法等［12－14］，目前，该技术键合精度的极限可以达到1 μm 以下，已经实现量产的HB 技术将焊盘直径控制在10 μm 左右，因为前道晶圆厂所制备的铜焊盘直径仍然在10 μm 以上，10 μm 的HB 技术可以恰好将不同芯片的铜焊盘进行互连，较扇出工艺省去了再布线、植球、倒装、底填等步骤，是目前先进封装的核心键合技术之一［15－17］。对HB 技术的开发已经受到了半导体厂商的广泛关注，该技术的实现不仅对高密度、高可靠封装生产线建立具有促进作用，而且极大地促进了前后道工艺的融合，HB 技术将成为实现高端封装的重要手段之一。
本文将从发展历史、研究进展和前景预测三个方面对HB 技术进行总结与分析，为封装技术未来向高密度、高可靠性方向的发展提供新的思路。
1 HB技术的发展
HB 技术是在倒装焊( FC) 技术的基础上发展起来的新一代3D 键合技术。目前大多数先进3D堆叠芯片采用的是TSV 转接板+倒装微凸点的工艺，例如芯片－转接板－基板( CoWoS) 、有源转接板( Foveros) 、嵌入式多芯片互连桥接( EMIB)等工艺，均使用TSV 作为3D互连的手段，一个芯片的电信号经过TSV 传输后需要经过扇出再布线、倒装微凸点进入到另一个芯片。图1 为2. 5D/3D封装结构示意图，图中右上方多层堆叠的存储器之间采用的是3D 堆叠技术，利用TSV 实现了多个有源芯片在纵向空间上的互连，而多层存储器与处理器之间的互连则是采用2. 5D 堆叠技术，它是将电信号通过TSV 由存储器－转接板－印制电路板( PCB) －转接板－处理器的路径进行传输，相当于纵向跨越了多个平面的2D 传输路径，并不是真正意义上的3D 互连，所以称之为2. 5D 堆叠技术。在3D 堆叠技术中会用到大量的TSV 路径，它利用多次离子刻蚀技术获得深宽比为10 ∶ 1 以上的通孔，然后将铜电镀填充进入通孔中，再减薄硅片获得填满铜的TSV 通孔，制备TSV 的过程十分困难，需要不断地重复刻蚀、制备钝化层、溅射种子层、电镀等步骤，目前国内的TSV 技术很难实现完美的纵向铜柱。此外，TSV 后通常要进行倒装回流焊，将铜柱末端与另一个芯片的铜布线相连，而FC 工艺的植球、底填过程复杂，结合力差，易出现虚焊、空洞等缺陷，如果3D 结构过于复杂，使用传统的FC 工艺会事倍功半。
目前业界广泛使用的3D 堆叠是晶圆级TSV扇出3D 堆叠［18－20］，图2 是硅通孔和扇出布线3D 堆叠工艺流程图，首先在填Cu 的TSV 盲孔芯片上表面制备出扇出再布线、凸点下焊盘( UBM) 和微凸点，用于与上方芯片的互连; 然后减薄芯片将TSV 下端露头; 最后在芯片下表面制备出UBM 用于与下方芯片的互连。由于整个TSV 打通的过程在前道布线( FEOL) 和后道布线( BEOL) 的流程之间，所以称为中通孔流程。这种工艺仍然依赖倒装回流焊实现各个芯片之间的互连，微凸点焊球与TSV 末端需要通过再布线和UBM 实现互连。这种传统3D 堆叠的优点是互连均在百微米级别完成，可以使用成熟的FC 工艺，成本低，但缺点是每一层互连都要经历再布线，工艺复杂，界面数量过多，分层失效发生的可能性较大，失效的概率会随着堆叠层数的增加而成倍增长，在可靠性上限制了3D 堆叠的层数。
为了彻底避开TSV 和FC 工艺的繁琐，HB 技术应运而生。HB 始于SiO2-SiO2界面的直接键合，最初将硅晶圆背面SiO2与有大马士革布线的硅晶圆正面SiO2磨平后压合到一起，制备了TSV 后在上方进行大马士革布线，这个过程也被称为TSV先通孔工艺。如图3 ( a) 所示，TSV 先通孔工艺可以省略FC 工艺的植球、回流、底填等步骤，相对更加高效，但依然要让铜穿过硅片，对上下晶圆的大马士革布线进行互连，该工艺同样离不开TSV技术。
在直接键合概念提出后不久，便衍生出了HB技术，该技术在SiO2界面键合之前进行大马士革布线，将Cu 焊盘和SiO2共存的异质界面磨平后面对面键合，彻底省略了TSV 工艺。HB 是通过分子间作用力( 范德华力) 实现的，通常使用化学机械抛光( CMP) 对大马士革布线层进行表面处理，CMP 过程还可以减少Cu 线路腐蚀和Cu 凹陷。当Cu 和SiO2的光滑界面相互接触时，Cu 和SiO2的原子/分子会形成牢固的范德华力，这个过程在热力学上是自发的，所以并不需要额外施加能量来驱动键合，此外，由于Cu 和SiO2原子/分子键合的机理相同，理论上可以实现Cu-Cu、SiO2-SiO2、Cu-SiO2三种界面的同步键合。如图3 ( b) 所示，为了增强表面结合力，通常需要增加等离子体活化工序，然后再通过高精度的倒装热压工序，实现多界面之间的混合键合［21－22］。
HB 技术的优点是简化了3D 堆叠的布线层，与含有TSV 的3D 堆叠技术相比，HB 技术可以直接省略再布线，甚至部分FEOL，使设计难度降低，并且避免再布线和倒装回流焊可提高可靠性。HB 的光刻镀铜可以实现与前道工艺一样的线宽和节距，即可以直接用于互连直径小于10 μm 的焊盘，远低于百微米级或毫米级的植球直径，从而可以大大增加封装堆叠时互连的密度，同时整个过程是全固态过程，不涉及任何金属的熔融，可以避免焊料桥连和空洞的形成，将有效提高电子器件的可靠性。该方法彻底省略了目前晶圆级封装常用的扇出及FC 工艺，不借助任何桥芯片的设计，属于真正意义上的3D 堆叠封装技术。由于HB 工艺的镀铜步骤通常采用前道晶圆制造的大马士革镀铜法［23］，键合步骤又采用后道的FC 焊设备，这使前后道的界限变得模糊，可以带动晶圆制造和封装技术的共同进步。然而，HB技术的缺点是需要依赖于昂贵的高精度磨平和对准设备，目前磨平需要依靠CMP 机，很少在后道封装厂中使用，对准依靠高精度贴片机，需要在现有成熟的FC 产线上进行升级。
2 HB技术的研究进展
目前国际大型的垂直整合制造厂、晶圆厂、封测厂都在大力开发HB 技术［24］，最前沿的晶圆级堆叠( WoW) 和片上系统( SoC) 中也逐渐出现了HB 技术的身影。具体的应用有CMOS 图像传感器、3D NAND 存储器等。近年也有诸多学术成果表明HB 技术取得了较大的进步。
2018 年，Y. Kagawa 等人［25］将HB 技术应用于CMOS 图像传感器，该工作优化了CMP 磨平工艺，如图4 所示，相比于传统CMP 后焊盘会产生凹陷，优化后的CMP 工艺会保留少量焊盘凸出，实验证明该方法有助于增强HB 技术的鲁棒性。最终，通过该方法获得了直径4 μm 焊盘的HB 互连，并且通过175 ℃、1 000 h 的煅烧，传感器依然未发生界面电阻偏移，证明界面可靠性较强。
2020 年，L. Arnaud 等人［26］详细描述了HB 技术的原理和产品质量检测方法，并将HB 技术与TSV 技术进行了联用。该工作详细介绍了HB 技术中最关键的两点———磨平与对准，给出了明确的设备型号、粗糙度检验方法和标准、不重合度检验方法及标准等实用性信息。对于磨平技术，该工作使用了原子力显微镜( AFM) 来表征界面的光滑程度，如图5［26］所示，可根据像素颜色深度曲线的数学特征拟合出均方根( RMS) 波动值，发现当1 μm×1 μm 表面粗糙度RMS＜0. 5 nm 时，便会提供足够大的黏附能。
对于对准技术，该工作使用的是晶圆对晶圆( W2W) 的键合设备，晶圆上的布线采用了典型的大马士革镀铜工艺。图6［26］是采用HB 工艺后晶圆样品截面的扫描电子显微镜( SEM) 图像。SEM图像表明，上下晶圆没有完美地对齐，Cu 焊盘之间会有少量的错位，这种错位是难以避免的。对于上下晶圆不重合度的检测方法，可使用设备自带的偏移检测系统进行发射红外光谱检测，可以获得如图7［26］所示的晶圆未对准矢量图，当平移量均值＜200 nm、3σ 残差＜100 nm，即可初步断定上下晶圆对准精度较高。通过先进的磨平和对准技术，该工作实现了焊盘直径0. 75～2 μm、节距1. 5 ～ 4 μm大马士革焊盘的精准互连。
2020 年，H. M. Ji 等人［27］报道了一种相似的HB 工艺，给出了HB技术的详细流程。图8［27］为该工艺流程示意图，其中步骤a～ f 是大马士革镀铜工艺; 步骤g 为CMP 工艺，使晶圆表面同时暴露出平整的Cu 和SiO2界面; 步骤h 和i 为对准和键合，键合过程在常温常压下进行，键合后会在300～400 ℃下退火，使键合更加牢固。该工作实现了直径1 μm 焊盘的高精度互连，平移量达到100nm 以内。
此外，上述工作还详细研究了HB 技术界面开裂现象的形成机理，如图9［27］所示，通过SEM 截面图发现，与Cu-Cu 界面相邻的SiO2-SiO2界面产生了未键合区，经分析，键合过程中产生了剥离应力，导致了SiO2-SiO2界面的剥离。通过ANSYS 热仿真研究了热应力与铜凹陷、退火温度、焊盘节距等因素之间的关系，发现适当的焊盘凹陷、较低的退火温度、适当放大节距都有助于减小应力，减少界面开裂的现象。然而，该工作仍然局限于W2W混合键合的研究，未能给出更适合后道封装厂的工艺路线。
2018 年，G. L. Gao 等人［28］提出了芯片对晶圆( D2W) 的HB技术，D2W-HB 又被称为直接键合互连( DBI) ，因为可以灵活地操控单个芯片精准键合到下方晶圆上的某个位置，组成微系统，然后有选择性地切割下方晶圆，更加适用于当前热门的系统级封装( SiP) 和芯粒封装( Chiplet) 。该工作给出了D2W 相比于W2W 的最大难点，即已磨平晶圆的划片工艺。相较于一个完整晶圆的键合，使用封装厂常规的金刚刀划片工艺切割的过程会引入边缘破损、硅渣飞溅等现象，造成划片后芯片表面粗糙度增加。该工作提出了一种表面涂覆保护层的划片方法，可减小硅渣对粗糙度的影响，划片后再通过湿法工序去除保护层，即可进行D2W 键合。图10［28］所示为采用D2W-HB 技术获得的堆叠样品，最终实现了堆叠芯片通过D2W 键合到8 英寸( 1 英寸= 2. 54cm) 晶圆上。然而该工作依然需要对样品整体进行高温煅烧来增强可靠性，未能实现HB 机理所期待的低温键合。
2020 年，G. L. Gao 等人［29］在原有工作的基础上更新了HB 技术，该工作展示了D2W-HB 的工艺路线，并实现了全程低温操作。文中明确列举了低温D2W-HB 技术相对于高温W2W-HB 的优势: 设备成本低，不用加热或提供惰性气氛; 安全性高，不用额外加压; 无需担心氧化，键合时会自动形成密封环境。
此外，该工作利用传统FC 工艺的设备进行对准和键合，大大提高了HB 技术与旧产线的兼容性。该工作的结果表明，Cu 焊盘设计需要结合设备能力，Cu 焊盘的直径至少为对准精度的5 倍。经过HB 工艺后的产品经过充分的可靠性测试，良率＞95%，使用B. Lee 等人［30］报道的分析方法，并结合AFM 验证了工艺过程中翘曲和平整度的可控性，样品的截面SEM 图像如图11［29］所示，实现了直径为15 μm 焊盘的高精度HB，虽然该工作的焊盘直径远大于常规W2W-HB 中的直径，但实现了与传统封装FC 设备的兼容，对于降低设备成本意义重大。
2020 年，M. F. Chen 等人［31］报道了一项低温集成芯片系统( LT-SoIC) 技术。该技术与D2DHB技术采用了相同的键合机理，采用全程低温的工艺流程保证了存储器芯片不受高温影响。该工作还搭配TSV 技术对芯片进行了减薄，如图12［31］所示，最终获得了12 层芯片每层最薄25 μm 的D2D堆叠键合，与传统的焊球热压焊相比，12 层堆叠存储器芯片的厚度降低至原来的36%，信号带宽增加至原来的1. 28 倍，功耗降低至原来的81%。该工作是HB 技术在高带宽存储器(HBM) 芯片中的一项重大突破。
由于工艺能力的限制，很多封装厂无法复现大马士革、CMP、高精度对准等工艺，故需要开发成本低、效率高的折中方案。X. Y. Shi 等人［32］巧妙地避开高成本的CMP 工艺，制备较长的微凸点，再涂覆粘结剂，利用可挤压的粘结剂代替刚性的SiO2介电层，键合时在Cu 微凸点界面之间进行直接键合，而粘结剂被挤压到微凸点的平面进行粘合，该工作使用的粘结剂为苯并环丁烯( BCB) ，其工艺流程和结构示意图如图13［32］所示。图13( a) 的工艺流程中，步骤a 和g 为制备铝再布线，步骤b 和h 为分布TiW/Cu 种子层，步骤c 和i 为光刻胶显影，步骤d 为电镀Cu-Sn，步骤j 为电镀Cu，步骤e 和k 为刻蚀TiW/Cu，步骤f 为涂覆并显影BCB，步骤l 为键合。这种工艺不需要制备极其光滑的表面，相对易实现。产品要求也不十分苛刻，线宽和节距可以增加到约50 μm。然而，该方法光刻后容易产生梯形区域，挤压后梯形区域的应力易导致BCB 与SiO2之间产生缝隙，而且该工作依然借助含Sn 焊料进行键合，与常规HB 技术的机理并不相同。
为了实现低成本且不借助焊料的焊接，2020年，F. Roustaie 等人［33］报道了一种纳米线焊盘室温键合的技术，纳米线生长本属于材料科学领域较成熟的研究方向，但与微电子领域碰撞后激发出了更新颖的方法，该技术虽然无法省略底填胶，但初步省略了焊盘与焊盘之间的焊料，图14［33］为电化学沉积工艺制备纳米线工艺流程及纳米线焊盘SEM图，此项工作利用泡沫临时模板电化学沉积生长出密集的纳米线，通过室温加压，即可实现纳米线的永久键合。图14 ( a) 中，首先进行光刻和电镀种子层，接着借助泡沫模板电镀生长纳米线，最后洗去泡沫模板形成纳米线。该技术不需要磨平，设备成本较低，但封装厂想要普及该技术则需要大力开发适合洁净间的纳米线制造技术。
综合上述应用实例，目前焊盘直径最小已经可以达到0. 75 μm ( 节距1. 5 μm) ，下一代HB 技术将突破更小的焊盘直径/节距。文献［29］ 与［31］ 的工作真正实现了D2W和D2D 的低温混合键合，缺陷较少，单颗芯片的组装与封装厂设备兼容性高，对于高产量先进封装工艺的开发更具有可行性。
3 结语
HB 技术作为一种前沿的封装键合技术，已经在先进封装领域占据一席之地，在对准精度、布线尺寸、键合机理、可靠性等方面均远优于FC 技术，有望借助高密度、高可靠的优势逐步占领半导体封装市场，铜凹陷、圆片翘曲、键合精度等方面已经成为HB 技术的热门研究方向。为了保证良率与可靠性，量产的HB 焊盘的直径/节距最小维持在5 μm/10 μm。
虽然HB 技术有较高的应用价值，但这项技术尚未成熟，当前面临的挑战主要有三方面。一是设备方面，目前大多数HB 技术仍然局限于W2W 形式的键合，需要大量应用前道晶圆厂的昂贵设备。而单芯片HB 多以D2W 的形式为主，很少发现D2D的芯片，这与缺乏无损划片设备、自动化运输设备，芯片级FC 设备能力落后等因素有较大关系。二是工艺方面，大多数HB 技术通常需要进行高温退火处理，很难全程保证低温的工艺条件，真正低温HB 键合的鲁棒性有待进一步验证。三是环境方面，封装厂与晶圆厂的环境有一定的差异，封装产线的空气洁净度、操作无氧程度、密封程度都与晶圆制造产线有较大差距，在传统封装厂实现HB 技术必须建设相应的操作环境。
HB 技术的大规模应用会使集成电路产线更加集中，使前道晶圆厂和后道封装厂的界限变得更加模糊，协同创新将成为HB 技术发展的趋势。由于需要频繁使用晶圆加工的光刻机、电镀设备、CMP设备等，又要结合封测中的转接板、倒装贴片等技术，当前国际上仅有少数大型半导体厂才具备实施该技术的能力，未来的前沿研究也会被这些大型半导体厂所引领，对于中小型封测工厂，寻找低成本的可替代技术将成为一种新的思路。在技术成熟度较高后，HB 将成为高端电子器件加工中不可缺少的一项核心技术。
-
封装
+关注
关注
126文章
7873浏览量
142891 -
HB
+关注
关注
0文章
5浏览量
10881 -
倒装焊
+关注
关注
0文章
6浏览量
6340
原文标题：混合键合技术在三维堆叠封装中的研究进展
文章出处：【微信号：wc_ysj，微信公众号：旺材芯片】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
新型铜互连方法—电化学机械抛光技术研究进展
薄膜锂电池的研究进展
光互连技术的研究进展
量子计算关键技术研究进展
先进封装中铜-铜低温键合技术研究进展
工商网监
评论