电源轨噪声对系统时钟抖动的影响-德赢Vwin官网网

回顾

通过上一期我们了解到：数字电子产品中电源轨噪声和时钟抖动是有关联的，以及测量电源轨噪声的方案，接下来我们基于实际测量，揭示电源轨噪声对系统时钟抖动的影响。

PART2

使用示波器测量电源轨噪声和时钟抖动(TIE)

首先了解抖动的定义，在ITU-T G.701中有关抖动的定义如下：

数字信号重要瞬间相对于其理想时间位置的短期非累积变化。

抖动是时钟或数据信号时序的短期时域变化。抖动包括信号周期、频率、相位、占空比或其他一些定时特性的不稳定。抖动在不同周期、多个连续周期或作为长期变化都很重要。

抖动的基本类型：TIE (Time Interval Error) ，Period Jitter ，Cycle-Cycle Jitter等。

我们使用示波器测得时钟信号抖动TIE(Time-interval error)作为测量项目，并启用测试统计量中的StdDev(标准偏差)作为测量结果。

值得注意的是，除了时域波形，示波器还提供 3 种视图帮助我们对TIE进行分析查看：

1、Track波形;

2、直方图;

3、频谱视图

先解释Track功能，因为它是后续实现电源噪声和抖动TIE关联的关键。

Track波形显示了与测量信号时间相关的测量波形。它是单次采集所有测量值的图形解释。Track功能适用于幅度/时间测量（高、低、幅度、最大值、最小值、峰峰值、平均值、RMS、S-dev、正和负过冲以及面积除外），以及抖动测量。

针对时钟周期进行Track为例；

把单次采集的所有周期值取出来，用P1,P2,P3代表周期值，把所有周期值以随时间变化的分布排列起来就形成周期的Track波形。

利用Track波形便能直观地表示周期值随时间变化的趋势。

那么针对抖动TIE进行Track，Track波形就是TIE测量值随时间变化的趋势。为什么要这样啦，我们继续往下看。

PART3

利用频域视图分析：

实现电源轨噪声与时钟抖动关联比较

首先利用示波器加电源轨探头的方案测得电源轨上Vpp值。

问题来了，一个是电压值参数，一个是时间参数。那么怎么把它们关联起来进行比较啦？

答案就是利用示波器的频谱视图，把时域波形转换到频域频谱中去进行比较，这充分体现了示波器相比于其他仪器 -- 所具备的强大时频域动态联调能力；不仅查看时域波形中幅值差异和瞬态变化的同时，还可以在频域视图看清耦合的干扰，甚至分析高频噪声。

比如测量电压信号时，使用频谱视图，就可以显示同一信号的两个频段的频谱信息。(针对图中左边的黄色电压信号，右上角图示了DC到1GHz的频谱信息，右下角的图示了DC到1Mhz的频谱信息)

基于上述方法，将测得的时钟信号抖动TIE，通过Track波形转化成频谱视图。

不难发现，利用示波器提供的频谱视图可以实现两者关联。

接下来以一个实例测量进行说明。

PART4

测量示例

对于如下典型时钟振荡电路中利用反相器NC7SZ04输出时钟信号，如果此电路中Vcc电源轨容限恶化或纹波不佳时，NC7SZ04输出的时钟信号是否会受影响？

实验测量比较两种情况，人为地把Vcc输入处的滤波电容C402取掉后，对比Vcc噪声变化以及时钟信号的TIE的变化。

测试的拓扑图如下：

01对比两种情况下，电源轨Vcc的频谱和抖动TIE-track的频谱

测试界面说明：示波器界面从上到下显示了时钟TIE Track的波形，中间是电源轨Vcc经过FFT得到的频谱，下方是根据TIE -Track经过FFT得到的频谱。

从测试结果中可以得到两个信息:

TIE的StdDev从7.748ps增加到了9.0483ps (9.0483-7.748=1.3003) 大约1ps抖动。

当取掉电容C402后30Khz到300Khz频率范围内噪声增加。

说明Vcc供电噪声恶化后影响输出时钟信号的抖动TIE也变差了。

02对比两种情况下，输出时钟信号噪声的频谱和抖动TIE-track的频谱

从最后的结果中可以查看两个信息:

TIE的StdDev从6.7927ps增加到了8.0919ps(8.0919-6.7927=1.2992)也是大约1ps抖动。

当取掉电容C402后在400Khz到500Khz频率范围内时钟信号测得的噪声增加。

从上述的实验中看到，利用频谱视图关联电源轨噪声和抖动TIE的测量比较，发现电源轨噪声的恶化最终导致了时钟抖动的增加（其中时钟信号自身的噪声也是增加的)。由此可知，当电源输入端受噪声注入时，将会对时钟抖动带来影响。

随着高速信号的发展，数字电子产品中的频率越来越高，尤其达到Ghz级别后，信号完整性固然重要，有关电源完整问题也不能忽视，因为它们既有联系又相互影响。电源轨上的噪声恶化会导致时钟信号抖动增加，进而影响高速信号传输，为了在产品设计中优化这些问题，就不得不依靠强大的测试测量仪器；罗德与施瓦茨提供了强大的电源轨探头RT-ZPR，充分应对这些挑战，可以进行准确测量 (高带宽，高灵敏度，低噪声和大偏置补偿)，搭配罗德与施瓦茨强大的示波器产品,轻松地实现了时频域的联合调试--既准确又高效。

罗德与施瓦茨业务涵盖测试测量、技术系统、网络与网络安全，致力于打造一个更加安全、互联的世界。成立90 年来，罗德与施瓦茨作为全球科技集团，通过发展尖端技术，不断突破技术界限。公司领先的产品和解决方案赋能众多行业客户，助其获得数字技术领导力。罗德与施瓦茨总部位于德国慕尼黑，作为一家私有企业，公司在全球范围内独立、长期、可持续地开展业务。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

示波器

示波器

+关注

关注
113

文章
6240

浏览量
184790
噪声

噪声

+关注

关注
13

文章
1120

浏览量
47400
时钟抖动

时钟抖动

+关注

关注
1

文章
62

浏览量
15922
数字信号

数字信号

+关注

关注
2

文章
969

浏览量
47538
电源轨

电源轨

+关注

关注
1

文章
34

浏览量
5758

原文标题：【实践分享】|浅谈电源轨噪声对时钟抖动的影响（二）

文章出处：【微信号：罗德与施瓦茨中国，微信公众号：罗德与施瓦茨中国】欢迎添加关注！文章转载请注明出处。

正确理解时钟器件的抖动性能

为了正确理解时钟相关器件的抖动指标规格，同时选择抖动性能适合系统应用的时钟解决方案，本文详细介绍了如何理解两种类型

发表于 06-21 15:40 •1.6w次阅读

正确理解<b class='flag-5'>时钟</b>器件的<b class='flag-5'>抖动</b>性能

如何通过电源轨分析理解电源轨噪声与抖动

信号完整性分析着眼于BER（误码率），着眼于发送器，参考时钟，通道和接收器的性能。电源完整性着眼于PDN提供恒定电压电源轨和低阻抗返回路径的能力。

发表于 03-23 16:37 •4823次阅读

电源噪声和时钟抖动对高速DAC相位噪声的影响的分析及管理

Brannon，Brad。应用笔记AN-756，采样系统以及时钟相位噪声和抖动的影响。ADI公司，2004。Reeder, Rob。 "高速ADC的

发表于 05-10 14:39

集成电源噪声抑制的时钟源简化FPGA系统的电源设计

的时钟参考。　　2降低电源噪声，提高转换效率的通用方法　　耗电系统无法避免电源噪声。　　一般而言

发表于 09-26 14:33

电源噪声和时钟抖动对高速DAC相位噪声的影响分析及管理

所有噪声源，便可分析和管理相位噪声，并确保信号链设计一次成功。图22.相位噪声预算示例参考电路Brannon，Brad。应用笔记AN-756，采样系统以及

发表于 10-17 10:22

时钟抖动(CLK)和相位噪声之间的转换

摘要：这是一篇关于时钟(CLK)信号质量的应用笔记，介绍如何测量抖动和相位噪声，包括周期抖动、逐周期抖动和累加

发表于 04-22 10:16 •4290次阅读

评估低抖动PLL时钟发生器的电源噪声抑制性能

评估低抖动PLL时钟发生器的电源噪声抑制性能本文介绍了电源噪声对基于PLL的

发表于 09-18 08:46 •1585次阅读

时钟抖动和相位噪声对采样系统的影响

如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统

发表于 05-08 15:29 •47次下载

寻找电源轨噪声和抖动之间的关系

要找出位错误的根本原因，抖动分析是最好的起点，但在某些情况下，电源轨分析可以帮助找到真正的根本原因。为了深入了解位错误，我们在时域和频域中查看抖动和

发表于 08-05 08:04 •1564次阅读

时钟抖动使随机抖动和相位噪声不再神秘

时钟抖动使随机抖动和相位噪声不再神秘

发表于 11-07 08:07 •4次下载

评估低抖动PLL时钟发生器的电源噪声抑制

采用PLL的时钟发生器广泛用于网络设备中，用于生成高精度和低抖动参考时钟或保持同步网络操作。大多数时钟振荡器使用理想、干净的电源给出其

发表于 03-08 15:33 •1396次阅读

时钟抖动的影响

抖动和相位噪声是晶振的非常重要指标，本文主要从抖动和相位噪声定义及原理出发，阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频

发表于 03-10 14:54 •898次阅读

评估低抖动PLL时钟发生器的电源噪声抑制

本文讨论电源噪声干扰对基于PLL的时钟发生器的影响，并介绍几种用于评估由此产生的确定性抖动（DJ）的测量技术。派生关系显示了如何使用频域杂散测量来评估时序

发表于 04-11 11:06 •1567次阅读

时钟抖动的几种类型

理想值附近的一个范围内，从而造成相邻的时钟边沿存在偏差。在时序分析时，时钟抖动是一个重要的因素。多种因素会导致时钟抖动，包括PLL回路

发表于 06-09 09:40 •2161次阅读

时钟抖动与相位噪声的关系

时钟抖动和相位噪声是数字系统和通信系统中两个至关重要的概念，它们之间存在着紧密而复杂的关系。以下是对时钟

发表于 08-19 18:01 •708次阅读