Verilog和VHDL之间如何互转-德赢Vwin官网网

1. FPGA学习经历

阶段一：当我们刚开始学习FPGA时，一定会问到一个问题：学习Verilog还是VHDL？

阶段二：等我们学习FPGA到一定程度时参加面试时，面试者也会同样问你一个问题：你以前用Verilog还是VHDL开发？

阶段三：你已经习惯某种语言，也发现语言不是学习FPGA时需要区分的问题，它仅仅是硬件描述语言而已。可是，当你发现一份和你使用语言不同的代码作为参考时，你又开始想：我以后的工作是不是要二种语言都会，这样工作才会得心应手？

阶段四：已经很少人用硬件描述语言了，都用C语言等高级语言开发了？

.....................

当然阶段四纯属个人的对未来的推测，但是，近年来，FPGA也高速发展，明显有当年汇编语言开发到C高级语言开发的趋势，我们是不是应该不局限于只学习FPGA，而要学习下嵌入式知识，特别是Xilin最新推出的ZYNQ就是最好的切入点，集ARM和FPGA开发与一体。但是，做FPGA的人很难入门嵌入式ARM/Linux，而做ARM/Linux的也很难入门FPGA，对于集ARM和FPGA开发一体的ZYNQ，更是入门难，很多公司都要多个人开发ZYNQ，但未来的趋势肯定是FPGA2嵌入式，这也是本人开公众号的目的。

言归正传，本节内容要说的是，对于我们做FPGA开发人员来说，如何快速在Verilog和VHDL之间互转，加快开发产品的进度，而不是因为只懂某一种语言而局限了自己的开发。

2. Verilog和VHDL之间如何互转

个人目前总结的有2种方法推荐给大家：

2.1 使用EDA软件自带的语言模板

在这里，以Vivado为例，打开它里面的语言模板后，可以对比查看Verilog和VHDL之间的差异，如下图：

也可以搜索关键字，查看对应的语言模板，如下图，查看always和process时对应的语言模板：

2.2 使用XHDL软件完成Verilog与VHDL之间的转换

另外，我们可以使用XHDL软件来完成互相转换。虽然它有一定的局限性，但还是足够我们用。需要注意的是：语言代码之间转换时，要求代码无语法错误，注释为英文，不能为中文，否则就会互转失败。

XHDL软件界面

XHDL测试文件（Verilog）

XHDL软件运行完成后

XHDL生成的目标文件（VHDL）

上面大致说明了XHDL的功能，但它也有一些限制，大家可以到网上下载后详细适用，如果找不到源文件，可以私信我传一份给你。

3. 总结

XHDL毕竟只是一个工具，能帮我们的有限，无法帮我们把所有的代码一键互转，还是需要我们增强自己的基本理论，记住FPGA编程中和嵌入式语言开发不同的思维方式：即一切皆硬件的思维方式。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

Verilog

Verilog

+关注

关注
28

文章
1351

浏览量
110073
C语言

C语言

+关注

关注
180

文章
7604

浏览量
136680
vhdl

vhdl

+关注

关注
30

文章
817

浏览量
128118

原文标题：Verilog与VHDL之间互转工具（XHDL）推荐

文章出处：【微信号：FPGAer_Club，微信公众号：FPGAer俱乐部】欢迎添加关注！文章转载请注明出处。

如何快速在Verilog和VHDL之间互转

Verilog语言和VHDL语言是两种不同的硬件描述语言，但并非所有人都同时精通两种语言，所以在某些时候，需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对

发表于 11-10 15:41 •1.1w次阅读

如何快速在<b class='flag-5'>Verilog</b>和<b class='flag-5'>VHDL</b><b class='flag-5'>之间</b><b class='flag-5'>互转</b>

例说Verilog HDL和VHDL区别

Verilog和VHDL之间的区别将在本文中通过示例进行详细说明。对优点和缺点的Verilog和VHDL进行了讨论。

发表于 12-20 09:03 •3685次阅读

例说<b class='flag-5'>Verilog</b> HDL和<b class='flag-5'>VHDL</b>区别

write_vhdl与write_verilog有什么差异？

嗨，我试图理解“write_vhdl”和“write_verilog”之间的差异。我有一个设计，我想从中创建一个网表。设计是用VERILOG编写的，我用“write_

发表于 03-16 10:29

VHDL和Verilog 黄金参考手册

这两本书是对VHDL和Verilog语言的详细剖析,对初学者而言是快速上手的经典教材,对高手而言则是对语言深入了解的必备参考.

发表于 07-08 15:53 •154次下载

VHDL和Verilog HDL语言对比

VHDL和Verilog HDL语言对比 Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL

发表于 02-09 09:01 •1w次阅读

Verilog HDL与VHDL及FPGA的比较分析

Verilog HDL与VHDL及FPGA的比较分析.　Verilog HDL优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。

发表于 01-11 10:45 •1377次阅读

VHDL,Verilog,System verilog比较

本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别 As the number of enhancements

发表于 01-17 11:32 •0次下载

verilog与VHDL相互转化软件

一款基于verilog与VHDL相互转化的软件，用着很方便，很实用。

发表于 03-21 17:26 •20次下载

VHDL与Verilog互转的软件

VHDL与Verilog互转的软件， X-HDL v4.21 Crack.zip

发表于 06-03 16:16 •10次下载

Xilinx Sdram 参考设计：含Verilog和VHDL版

Xilinx FPGA工程例子源码：含Verilog和VHDL版本级详细说明文档

发表于 06-07 14:54 •0次下载

vhdl和verilog的区别_vhdl和verilog哪个好？

VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language，诞生于1982年。1987年底，VHDL被IEEE和美

发表于 03-23 16:43 •12.4w次阅读

vhdl转换为verilog_VHDL和Verilog谁更胜一筹

今天给大家分享一个VHDL和Verilog的工具。很多新手初次学习FPGA都曾遇到过一个问题：是学Verilog OR VHDL？

发表于 08-25 09:22 •6798次阅读

探讨VHDL和Verilog模块互相调用的问题

1、关于如何在VHDL模块调用一个Verilog模块在VHDL模块声明一个要与调用的Verilog模块相同名称的元件（component），元件的名称和端口模式应与

发表于 04-30 14:06 •1w次阅读

Verilog到VHDL转换的经验与技巧总结

Verilog与VHDL语法是互通且相互对应的，如何查看二者对同一硬件结构的描述，可以借助EDA工具，如Vivado，打开Vivado后它里面的语言模板后，也可以对比查看Verilog和VHD

发表于 04-28 17:47 •2412次阅读

Verilog与VHDL的比较 Verilog HDL编程技巧

Verilog 与 VHDL 比较 1. 语法和风格 Verilog ：Verilog 的语法更接近于 C 语言，对于有 C 语言背景的工程师来说，学习曲线较平缓。它支持结构化编程，代

发表于 12-17 09:44 •110次阅读