数字音频最新技术：单芯片数字立体声子系统

便携式医疗监护仪器，助听器和安全监控设备都是必须使用电池供电并持续运行很长时间的产品的例子。它将串行数字输入数据转换为滤波，缓冲，低失真，增益控制的立体声vwin 输出。其异步主时钟，一个数字锁相环（DPLL），允许它接收来自各种信号源的数据，时钟频率从28 kHz到52 kHz（使用外部27 MHz晶振），抑制采样时钟抖动

非常适合许多应用，包括数字有线电视和直播卫星机顶盒解码器盒，视频CD播放器，CD-I播放器，高清电视，数字音频广播单片机AD1859包括（图1）可变速率过采样数字插值滤波器，创新的多位sigma-delta [接收器具有抖动的Σ-Δ]调制器，耐抖动数模转换器（DAC），开关电容和连续时间模拟滤波器，模拟输出驱动电路以及片内直流电压基准28引脚SOIC或SSOP封装。片上音量控制（系统成本节省）包括立体声衰减器和静音，完全通过SPI兼容的串行控制端口进行编程。

† SPI是Motorola的注册商标， Inc 。

AD1859提供特殊优势的典型应用，MPEG音频，需要三种不同的采样率：32-，44.1-和48 kHz。对于典型的sigma-delta音频DAC，设计人员必须提供外部时钟电路来合成与这三个采样频率中的每一个相关的“主时钟”。 AD1859是第一个具有异步主时钟的音频DAC，这项任务得以简化。所需要的只是一个27 MHz的时钟（外部提供或使用外部27 MHz晶振在芯片上生成）; AD1859的锁相环可自动适应不同的输入采样率，从而节省大量系统成本。 DPLL将在100到200ms内锁定任何新的采样率（应用于左右时钟引脚）;在采样频率之上和之下超过15Hz的抖动分量在每倍频程6dB处被拒绝（例如，在高于或低于采样率的150Hz处的抖动降低20dB）。

保证的性能特性包括A-weight滤波器的最小动态范围为88dB（无滤波器为85.7dB），以及最大的总谐波失真＆amp;音频频段的噪声（THD + N）为-84dB（0.0063％），20 Hz至20 kHz。图2是THD + N与-0.5-dBFS幅度频率的典型曲线图。图3是-90-dB，1-kHz音调的FFT，伴随着时域图，展示了在这种低水平下的谐波，杂散和量化效应的自由度，这是模拟系统的典型特征，但难以实现数字化。

AD1859独有的另一个功能是创新的多位sigma-delta调制器（见侧栏），有助于抑制时钟抖动，提高系统可听性并降低带外能量，系统成本节省。

通过灵活的串行数据输入端口，AD1859的接口非常简单，可以与各种ADC，DSP，AES / EBU接收器和样品进行无缝互连 - 转换器。多功能串行数据输入端口可配置为左对齐，I 2 S对齐，右对齐和DSP串行端口兼容模式。该芯片接受MSB优先，二进制补码格式的16或18位音频数据。 AD1859支持连续可变的采样率，并具有基本线性（在±0.1％以内）的相位响应。模拟输出级可选择去加重，只需添加少量外部元件即可实现改进的采样率不变，降噪。 （图4）

省电模式（48mW与330mW）可最大限度地降低设备处于非活动状态时的功耗。整个立体声数字音频播放子系统采用+ 5V单电源供电，工作温度范围为-40°C至+ 105°C;它采用28引脚SOIC和SSOP封装。

AD1859性能的关键

AD1859具有出色的保真度和低电平线性度，大大降低了电路复杂性，可轻松连接到DSP（数字信号处理器）和ADC（模数转换器），降低了数字音频播放系统的功耗和成本。

它与传统设备有两个关键的区别特征。首先是其独特的DPLL（数字锁相环）时钟管理器。这是一个异步采样率管理器，可自动调整到输入采样频率，并允许AD1859的时钟频率与其主时钟不同。它基于ADI公司开发的专利异步采样率转换技术（ Analog Dialogue 28-1,1994，pp.9-11）。到目前为止，没有其他音频DAC具备此功能。其他音频DAC（数字 - 模拟转换器）需要经过良好调谐的高频主时钟，其运行速率为预期音频采样率的256或384倍。这种高频同步时钟的产生和管理对于板级设计人员来说是很麻烦的。

外部异步时钟振荡器可用于提供AD1859的主时钟;然而，AD1859包含一个片内振荡器，因此设计人员只需提供廉价的石英晶体或陶瓷谐振器作为外部时基。 AD1859的板载DPLL将在大约100 ms内锁定其主时钟频率的1/512和1/1024之间的任何输入采样率。晶体时基或MCLK输入上的抖动被拒绝（通过片上开关电容滤波器），以及输入LRCLK输入上的抖动达到音频DAC中前所未有的水平。

AD1859的第二个差异化特性是其获得专利的多位Σ-Δ调制器，与竞争对手的IC相比，其带外噪声能量大幅降低。较低的带外噪声能量减少了对DAC后滤波的需求，因此所有必要的后DAC滤波（可选模拟去加重除外）都集成在芯片上。多位Σ-Δ调制器的另一个特性是它对数字基板噪声的高抗扰性，进一步提高了音频信号的完整性。

什么是多位Σ-Δ调制器？在基本方法中，典型的Σ-Δ调制器具有两级量化，并且DAC必须平均脉冲宽度调制的满量程方波;但在AD1859的情况下，使用了17个量化级别，并且平均滤波器的输入可以被认为是平滑17级楼梯的1/16满量程元素的更容易的任务。此外，AD1859以输入采样率的128倍对输入信号进行采样，是传统速率的两倍。额外的量化等级和更高的过采样率意味着输出频谱包含极低水平的带外噪声能量;允许更简单的后DAC重建滤波器。其降低的过渡带陡度和衰减要求导致较低的相位失真和提高的保真度。

是否有缺点？传统上限制多位Σ-Δ转换器性能的问题是用于对量化电平求和的无源电路元件的非线性。设计师发明了一种革命性的架构，克服了 1 的问题。

芯片的其他有趣特征包括使用具有三角概率分布函数的抖动来进一步降低量化噪声;片内低通滤波由2阶开关电容滤波器组成，后面是一阶模拟连续时间滤波器。除了滤除噪声外，它还可以减少任何残留主时钟抖动的影响。

AD1859设计于马萨诸塞州威尔明顿，由Bob Adams，Tom Kwan和Bob Libert设计。我们的计算机产品部。

参考电路

1 参见“具有异步主控的立体声多位Σ-ΔDAC-时钟界面“，汤姆关，鲍勃亚当斯和鲍勃利伯特，1996年IEEE国际固态电路会议记录。