至简设计法：程序设计（2）
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21729浏览量
602961 -
IC
+关注
关注
36文章
5944浏览量
175470 -
程序
+关注
关注
117文章
3785浏览量
81000
发布评论请先 登录
相关推荐
基于至简设计法的数字时钟设计
基于至简设计法的数字时钟设计明德扬科技教育有限公司官网：www.mdy-edu.com淘宝：mdy-edu.taobao.comQQ 群：97925396 数字时钟是常见的毕业设计题目。我们做
发表于 02-15 17:32
潘文明至简设计法之SPI接口至简代码设计
本帖最后由 chunfen2634 于 2017-6-22 14:31 编辑
我们的至简设计法，综合了运用多种科学、严谨的代码设计方法，将整个设计过程完整化、规范化，令学习方法至
发表于 06-22 10:20
明德扬至简设计法资料大全
/id_XMjgyMDEyMDc2OA==.html?spm=a2h0j.8191423.module_basic_relation.5~5!2~5~5!5~5!2~1~3~A明德扬
发表于 07-27 17:05
FPGA至简设计法为什么这么简单
由潘文明先生开创的IC/FPGA至简设计法，具备划时代的意义。这种设计方法不仅将IC/FPGA学习难度降到了最低，同时将设计过程变得简单，并规范了代码避免了混乱，将出错几率降到最低。下面我们来看
发表于 12-15 15:10
基于至简设计法实现的PWM调制verilog
明德扬分享的调制PWM驱动LED工程,利用脉冲宽度调制调制出几个不同宽度的脉冲来驱动LED灯，添加verilog文件即可使用。基于至简设计法实现的PWM调制verilog.rar (281.92 KB )
发表于 01-18 06:35
基于至简设计法的数字时钟设计
模块为例，讲解如何使用至简设计法来实现。数字模块的功能，是产生6个信号，分别表示时十位、时个位、分十位、分个位、秒十位和秒个位的值。例如上述信号值依次为2、1、4、3、5、9时，则表示
发表于 07-24 09:54
明德扬独创“至简设计法”介绍
充分验证。如刘晶、奚亮、李遂涛等学员毕业后，分别参与了2D至3D视频转换、网络1588时钟戳协议和WIFI芯片研发等大型项目。部分具有四、五年FPGA工作经验的工程师，初步了解到至简设
发表于 07-25 16:50
工商网监
评论