FPGA视频教程：BJ-EPM240学习板-乘法器设计实验
乘法器可以通过使用一系列计算机算数技术来实现。乘法器不仅作为乘法、除法、乘方和开方等vwin 运算的主要基本单元，而且还广泛用于电子通信系统作为调制、解调、混频、鉴相和自动增益控制；另外还可用于滤波、波形形成和频率控制等场合，因此是一种用途广泛的功能电路。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网
网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21729浏览量
602965 -
计算机
+关注
关注
19文章
7488浏览量
87847 -
乘法器
+关注
关注
8文章
205浏览量
37039
发布评论请先 登录
相关推荐
怎么设计基于FPGA的WALLACETREE乘法器？
在数字信号处理中，乘法器是整个硬件电路时序的关键路径。速度和面积的优化是乘法器设计过程的两个主要考虑因素。由于现代可编程逻辑芯片FPGA的集成度越来越高，及其相对于ASIC设计难度较低和产品设计
发表于 09-03 07:16
基于FPGA的WALLACE TREE乘法器设计
本文着重介绍了一种基于WALLACETREE优化算法的改进型乘法器架构。根据FPGA内部标准独特slice单元，有必要对WALLACE TREE部分单元加以研究优化，从而让在FPGA的乘法器
发表于 11-17 10:50
•5320次阅读
FPGA视频教程之使用BJ-EPM240学习板进行数码管显示实验的资料说明
本文档的主要内容详细介绍的是FPGA视频教程之使用BJ-EPM240学习板进行数码管显示实验的资
发表于 02-28 10:35
•5次下载
FPGA视频教程之BJ-EPM240学习板的详细资料介绍
本文档的主要内容详细介绍的是FPGA视频教程之BJ-EPM240学习板的详细资料说明免费下载,BJ-EP
发表于 03-01 11:35
•20次下载
FPGA视频教程之BJ-EPM240学习板乘法器设计实验的详细资料说明
乘法器是众多数字系统中的基本模块。从原理上说它属于组合逻辑范畴：但从工程实际设计上来说，它往往会利用时序逻辑设计的方法来实现，属于时序逻辑的范畴。
发表于 03-04 17:06
•1次下载
BJ-EPM240学习板介绍
主芯片使用的是Altera公司的MAXII系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元192个，资源比较丰富，内有8KbitFlash的存储空间。
BJ-EPM240学习板之乘法器设计实验
乘法器是众多数字系统中的基本模块。从原理上说它属于组合逻辑范畴：但从工程实际设计上来说，它往往会利用时序逻辑设计的方法来实现，属于时序逻辑的范畴。
课程5：BJ-EPM240学习板介绍
BJ-EPM240学习板主芯片使用的是Altera公司的MAXII系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元192个
深入浅出玩转FPGA视频：BJ-EPM240学习板介绍
BJ-EPM240学习板基本配置：主芯片使用的是Altera公司的MAXII系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单
FPGA视频教程：BJ-EPM240学习板介绍
BJ-EPM240学习板的主芯片使用的是Altera公司的MAXII系列EPM240T100C5，该芯片有240个逻辑单元，等效宏单元192
BJ-EPM240学习板：乘法器设计实验
乘法器是模拟式电子式电能表的重要组成部分，也是电能表计量误差的最主要来源。对时分割乘法器在谐波条件下的计量误差进行了定量的研究与分析，根据时分割乘法器的工作原理，推导其在谐波条件下计量误差的理论表达式，并通过仿真计算验证计量误差
工商网监
评论