基于FPGA的横向FIR滤波器设计详解-德赢Vwin官网网

关于FIR滤波器的设计，大多数文献和资料都偏向于理论的介绍与阐述，使读者在学习完这类文献后只是明白了如何解决例题与习题，真正的动手设计FIR滤波器依然会觉得抽象很陌生，本文则是在理论的基础上详细阐述了如何基于Verilog HDL搭建的数字电路，来完成来完成FIR横向滤波器的设计。

横向FIR滤波器的设计

设经过AD采集得到的输入序列为x(n)，其通过单位冲激响应为h(n)的因果FIR滤波器后，输出y(n)在时域可表示为线性卷积和的形式：

其中N-1为FIR滤波器阶数（也称抽头数），可以明显的看出h(n)是长度为抽头数加一的有限长序列，不失一般性的设抽头数为3的FIR单位冲激响应h(n)为，

依卷积和画出信号流程图如下，

我们必须明确这里的自变量n表示的并非是连续时间，而是第N次AD采样。

首先根据流程图所示，我们需要设计一个关于x(n)的移位电路，其RTL视图如下，

如图所示的x(n)的移位功能在Verilog中可以通过如下代码实现，注意clk是与数据同步的AD的采样率时钟（AD当前数据建立后，采用一个脉冲标志可实现）。

input clk;input signed[8:0] x_in;output reg signed [8:0] xn;output reg signed [8:0] xn_1;output reg signed [8:0] xn_2;output reg signed [8:0] xn_3;always@(posedge clk)	begin		xn   <= x_in;	//x(n)		xn_1 <= xn;	//x(n-1)		xn_2 <= xn_1;	//x(n-2)		xn_3 <= xn_2;	//x(n-3)	end

其次，为了设计方便，需要将浮点数转换为定点运算，注意，N位的数据完成N*N乘法后，其结果的长度为2N位，为了配合乘法运算，我们需要采用18位补码表示有符号数据（MSB为符号位），并对浮点数进行8位的量化处理（乘以256转换为定点数运算，运算结果除以256可得到相应的浮点数），那么上述的系统的冲激响应h(n)可表示为（这里不可避免的引入了量化误差），

对应的18位补码有符号十进制数为，

电路RTL视图如下，

如图所示的x(n)移位后对应的乘法功能在Verilog中可以通过如下代码实现。

input clk;input signed[8:0] x_in;output signed [17:0] mult0;output signed [17:0] mult1;output signed [17:0] mult2;output signed [17:0] mult3;reg signed [8:0] xn;reg signed [8:0] xn_1;reg signed [8:0] xn_2;reg signed [8:0] xn_3;always@(posedge clk)	begin		xn   <= x_in;		//x(n)		xn_1 <= xn;		//x(n-1)		xn_2 <= xn_1;		//x(n-2)		xn_3 <= xn_2;		//x(n-3)		endassign mult0 = xn * 18'd162;	//x(n)  *h(0)assign mult1 = xn_1 * 18'd134;	//x(n-1)*h(1)assign mult2 = xn_2 * 18'd218;	//x(n-2)*h(2)assign mult3 = xn_3 * 18'd262062;//x(n-3)*h(3)

最后，采用一级加法电路完成整个求卷积和的过程，需要注意的是，有符号的加法操作，需要对符合位进行保护，完成加法后数据的长度应设为2*N+log2(Tap+1)-1(其中Tap表示抽头数)，则本文需要的加法寄存器的长度为为19位（2*9+log(4)-1），并且取其高11位作为y(n)输出（该操作等于除以256）其电路RTL视图如下，

该结构的总体Verilog代码如下。

module fir(	input clk,	input signed[8:0] x_in,	output signed [10:0] y_out);reg signed [8:0] xn;reg signed [8:0] xn_1;reg signed [8:0] xn_2;reg signed [8:0] xn_3;wire signed [17:0] mult0;wire signed [17:0] mult1;wire signed [17:0] mult2;wire signed [17:0] mult3;wire signed [18:0] adder0;always@(posedge clk)	begin		xn   <= x_in;		//x(n)		xn_1 <= xn;			//x(n-1)		xn_2 <= xn_1;		//x(n-2)		xn_3 <= xn_2;		//x(n-3)		endassign mult0 = xn * 18'd162;		//x(n)  *h(0)assign mult1 = xn_1 * 18'd134;	//x(n-1)*h(1)assign mult2 = xn_2 * 18'd218;	//x(n-2)*h(2)assign mult3 = xn_3 * 18'd262062;//x(n-3)*h(3)	assign adder0 = mult0 + mult1 + mult2 + mult3; //adder0(n)=x(n)*h(0)+x(n-1)*h(1)+x(n-2)*h(2)+x(n-3)*h(3)assign y_out = adder0[18:8];	//y(n)=adder0(n)/256endmodule

基于ModelSim求系统冲激响应与矩形脉冲响应

列写testbench如下，

`timescale 1ns/1ns`define ad_clk 20module fir_tb;	reg						clk;	reg signed[8:0] 		x_in;	wire signed [10:0] 	y_out;		fir fir(		.clk(clk),		.x_in(x_in),		.y_out(y_out)	);	initial clk = 1;	always#(`ad_clk/2) clk = ~clk;		initial		begin			x_in = 9'd0;			#(`ad_clk*20);			#3;			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd0;			#(`ad_clk*20);			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd100;			#(`ad_clk);			x_in = 9'd0;			#(`ad_clk*20);				$stop;			endendmodule

仿真求得对应的响应为

显然，当输入为x(n)=100δ(n)时,输出为y(n)=100h(n)（存在着量化误差），输入为x(n)=100[u(n)-u(n-5)]时，输出y(n)=[63δ(n) 115δ(n-1) 200δ(n-2) 168δ(n-3) 168δ(n-4) 105δ(n-5) 53δ(n-6) -33δ(n-7)]。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

FPGA

FPGA

+关注

关注
1629

文章
21729

浏览量
602953
fir滤波器

fir滤波器

+关注

关注
1

文章
95

浏览量
19037

原文标题：基于FPGA的横向FIR滤波器设计详解——Bryan

文章出处：【微信号：zhuyandz，微信公众号：FPGA之家】欢迎添加关注！文章转载请注明出处。

基于FPGA实现FIR数字滤波器

在数字信号处理系统中，有限脉冲响应(finite impulse response，FIR)数字滤波器是一个非常重要的基本单元。近年来，由于FPGA具有高速度、高集成度和高可靠性的特点而得到快速发展

发表于 11-05 16:26 •495次阅读

基于<b class='flag-5'>FPGA</b>实现<b class='flag-5'>FIR</b>数字<b class='flag-5'>滤波器</b>

具有可编程FIR和IIR滤波器的Δ-Σ ADC的优点

德赢Vwin官网网站提供《具有可编程FIR和IIR滤波器的Δ-Σ ADC的优点.pdf》资料免费下载

发表于 09-03 11:48 •0次下载

具有可编程<b class='flag-5'>FIR</b>和IIR<b class='flag-5'>滤波器</b>的Δ-Σ ADC的优点

FIR滤波器的工作原理和特点

FIR（Finite Impulse Response）滤波器，即有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件之一。其名称“有限长单位冲激响应”意味

发表于 08-05 16:33 •1119次阅读

<b class='flag-5'>FIR</b><b class='flag-5'>滤波器</b>的工作原理和特点

如何区分IIR滤波器和FIR滤波器

IIR（无限脉冲响应）滤波器和FIR（有限脉冲响应）滤波器是数字信号处理领域中两种非常重要的滤波器类型。它们在许多应用中都发挥着关键作用，如音频处理、图像处理、通信系统等。 1. 引言

发表于 07-19 09:44 •4664次阅读

iir滤波器和fir滤波器的优势和特点

IIR滤波器和FIR滤波器是数字信号处理领域中两种非常重要的滤波器类型。它们各自具有独特的优势和特点，适用于不同的应用场景。本文将介绍IIR滤波器

发表于 07-19 09:28 •1385次阅读

基于matlab FPGA verilog的FIR滤波器设计

今天和大侠简单聊一聊基于matlab FPGA verilog的FIR滤波器设计，话不多说，上货。本次设计实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1

发表于 07-04 20:11

matlab与FPGA数字信号处理系列 Verilog 实现并行 FIR 滤波器

在 FPGA 实现 FIR 滤波器时，最常用的是直接型结构，简单方便，在实现直接型结构时，可以选择串行结构/并行结构/分布式结构。并行结构即并行实现 FIR

发表于 05-24 07:48

Matlab生成fir滤波器抽头系数

在Vivado调用fir滤波器时，我们会遇到需要填充滤波器抽头系数的问题，手工计算又不现实，所以在此向大家介绍一个生成系数的工具。首先，我们打开matlab软件，在命令窗口输入fdatool并回

发表于 04-30 16:17

Vivado 使用Simulink设计FIR滤波器

今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。 FIR(Finite Impulse Response)滤波器：有限长单位冲激响应

发表于 04-17 17:29

基于多速率DA的根升余弦滤波器的FPGA实现

，运算速度较慢。分布式算法(Distribute Arithmetic，DA)是另一种应用在FPGA中计算乘积和的算法。根据文献[2]，分布式算法结构的FIR滤波器利用FPGA中的查找

发表于 03-25 14:21

Matlab生成fir滤波器抽头系数的流程

在Vivado调用fir滤波器时，我们会遇到需要填充滤波器抽头系数的问题，手工计算又不现实，所以在此向大家介绍一个生成系数的工具。

发表于 03-25 09:49 •1418次阅读

Vivado经典案例：使用Simulink设计FIR滤波器

FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格

发表于 03-25 09:18 •2093次阅读

FIR滤波器和IIR滤波器的区别与联系有哪些

FIR滤波器和IIR滤波器是数字信号处理中的两种常见滤波器类型，它们在原理、结构和性能等方面存在显著的差异与联系。

发表于 01-29 16:41 •2701次阅读

全文详解IIR滤波器原理与设计方法

IIR滤波器具有很高的滤波效率，在相同幅频响应条件下，所需的滤波器阶数明显比FIR滤波器低。其次，IIR

发表于 01-22 09:25 •9704次阅读

AD6620的FIR滤波器是什么类型的滤波器呢？

请问AD6620的FIR滤波器是什么类型的滤波器呢？它的功能是什么呢？可不可以直接从AD6620的输出中进行符号同步的时钟提取呢？谢谢！！！

发表于 12-22 07:00