高频PCB布局的10条建议-德赢Vwin官网网

如果数字逻辑电路的频率达到或超过45 MHz至50 MHz，并且在此频率以上工作的电路已经占整个电子系统的一定量（例如，1/3），它通常被称为高频电路。高频PCB设计是一个非常复杂的设计过程，其布线对整体设计至关重要！

开始步骤的多层板布线

高频电路往往具有高集成度和高布线密度。多层电路板的使用既是布线所必需的，也是减少干扰的有效手段。在PCB布局阶段，合理选择一定数量的印刷电路板尺寸可以充分利用中间层来设置屏蔽，更好地实现近接地，有效降低寄生电感，缩短传输长度通过减少信号的串扰等，所有这些方法都有利于高频电路的可靠性。根据数据，四层板比双板的噪音低20dB。但是，也存在问题。 PCB半层数越高，制造工艺越复杂，单位成本越高。这要求我们为PCB布局选择适当数量的PCB板。正确的组件布局规划和正确的布线规则，以完成设计。

第二：高速电子设备引脚弯曲越小越好。

高频电路布线的引线优选为全线，需要转动，并且可以以45度线或圆弧折叠。该要求仅用于提高低频电路中铜箔的固定强度，并且在高频电路中，满足内容。一个要求是减少高频信号的外部传输和互耦。

第三：高频电路设备引脚之间的引线越短越好。

信号的辐射强度与信号线的迹线长度成比例。高频信号引线越长，耦合到靠近它的元件越容易，因此对于信号时钟，晶体，DDR，高频信号线（如LVDS线，USB线和HDMI线）等数据要求尽可能短。

第四：高频电路器件引脚之间引线层之间的过渡越少越好。

所谓“引线层之间的最小交替更好”意味着组件连接过程中使用的通孔（Via）越少越好。根据这一方面，通孔可以带来约0.5pF的分布电容，减少通孔数可以显着提高速度并降低数据错误的可能性。

第五：注意并行线路引入的“串扰”信号线。

高频电路布线应注意信号线平行线引入的“串扰”。串扰是指未直接连接的信号线之间的耦合现象。由于高频信号以电磁波的形式沿着传输线传输，信号线充当天线，并且电磁场的能量在传输线周围发射，并且由相互产生的不期望的噪声信号信号之间的电磁场耦合称为串扰。 PCB层的参数，信号线的间距，驱动器和接收器的电特性以及信号线的终端都对串扰产生一定的影响。因此，为了减少高频信号的串扰，需要在布线过程中尽可能做到以下几点：

在两个接地之间插入接地或接地层具有严重串扰的线路可以在布线空间允许的条件下进行隔离并减少串扰。

当信号线周围的空间存在时变电磁场时，如果无法避免并联分布，可以在并联信号线的反面放置一个大面积的“接地”，以大大减少干扰。

在接线的前提下空间允许，增加相邻信号线之间的间距，减小信号线的平行长度，时钟线应垂直于关键信号线而不是平行。

如果同一层中的平行迹线几乎是不可避免的，则在相邻的两层中，迹线的方向必须彼此垂直。

在数字电路中，通常的时钟信号是边沿变化快的信号，外部串扰很大。因此，在设计中，时钟线应该被地线和更多的接地孔包围，以减少分布电容，从而减少串扰。

用于高频信号时钟，尝试使用低压差分时钟信号并覆盖地面。您需要注意包装的完整性。

请勿将未使用的输入端子接地，而是将其接地或连接到电源（电源也在高频信号回路中接地）。因为悬挂线可以等同于发射天线，所以接地可以抑制发射。实践证明，使用这种方法消除串扰有时可以立即生效。

第六：集成电路模块的电源引脚增加高频解锁电容

高频解捻电容添加到每个集成电路块的电源引脚。增加电源引脚的高频去耦电容可以有效抑制电源引脚上的高频谐波，形成干扰。

第七高频数字信号的接地与vwin 信号地隔离。

当模拟地线，数字地线等连接到公共地线时，应使用高频湍流磁珠连接或直接隔离选择适合单点互连的地方。高频数字信号的地的地电位通常是不一致的，并且两者之间通常存在一定的电压差。而且，高频数字信号的地线通常具有非常丰富的高频信号的谐波分量。当数字信号地和模拟信号地直接连接时，高频信号的谐波通过地线耦合干扰模拟信号。因此，通常，要隔离高频数字信号的接地和模拟信号的接地，并且在适当位置的单点互连方法或高频湍流磁珠的互连可以是通过。

第八：避免由痕迹形成的循环

不要形成循环所有类型的高频信号走线都尽可能多。如果不可避免，请使循环区域尽可能小。

第九：必须确保良好的信号阻抗匹配

在信号传输期间，当阻抗不匹配时，信号将反射在传输通道中，反射将超过复合信号，导致信号在逻辑阈值附近波动。

消除反射的基本方法是使发射信号的阻抗匹配良好。由于负载阻抗和传输线的特征阻抗之间的差异较大，因此反射也较大。因此，信号传输线的特征阻抗应尽可能地等于负载阻抗。同时，应注意PCB上的传输线不应突然或转角，尽量保持传输线各点的阻抗连续，否则传输线段之间会有反射。这需要在执行高速PCB布线时遵循以下布线规则：

USB布线规则。需要USB信号差分路由。线宽为10密耳，线间距为6密耳，地线和信号线相距6密耳。

HDMI接线规则。需要HDMI信号差分布线，线宽为10密耳，线间距为6密耳。每对HDMI差分信号对之间的间距超过20密耳。

LVDS接线规则。需要LVDS信号差分走线，线宽7mil，线间距6mil，目的是将HDMI的差分信号阻抗控制在100 + -15％欧姆

DDR接线规则。 DDR1布线要求信号不应尽可能地穿过孔。信号线的宽度相等，线与线等距。该线路必须符合2W原则，以减少信号之间的串扰。对于DDR2及以上版本的高速设备，需要高频数据。这些线的长度相等，以确保信号的阻抗匹配。

第十：保持信号传输的完整性

保持信号传输的完整性防止由地面分割引起的“地面反弹”。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉