FPGA快乐学习-电子说-德赢Vwin官网网

FPGA物理约束之布局约束

在进行布局约束前，通常会对现有设计进行设计实现（Implementation）编译。在完成第一次设计....

FPGA快乐学习发表于 01-02 14:13 •1498次阅读

FPGA物理约束之布线约束

IS_ROUTE_FIXED命令用于指定网络的所有布线进行固定约束。进入Implemented页面后....

FPGA快乐学习发表于 12-16 14:04 •1229次阅读

物理约束实践：I/O约束

I/O约束（I/O Constraints）包括I/O标准（I/OStandard）约束和I/O位置....

FPGA快乐学习发表于 11-18 16:42 •1103次阅读

AMD -Xilinx FPGA功耗优化设计简介

仔细检查一下设计中的PLL，是不是可以把两个PLL整合为一个；或者是否可以对时钟频率做一些“整合”，....

FPGA快乐学习发表于 11-12 10:41 •793次阅读

LVDS串并转换与并串转换设计

串并转换与并串转换是高速数据流处理的重要技巧之一。其实现方法多种多样，根据数据的顺序和数量的不同要求....

FPGA快乐学习发表于 11-05 11:11 •2288次阅读

经典设计思想：乒乓操作

如图3.20所示，在一个图像采集和显示应用中，图像传感器实时采集30fps的视频流，同时需要以每秒6....

FPGA快乐学习发表于 08-26 15:54 •1269次阅读

DDR3缓存模块仿真平台构建步骤

复制Vivado工程路径vivado_prj\at7.srcs\sources_1\ip\mig_7....

FPGA快乐学习发表于 08-12 11:08 •1349次阅读

FPGA设计如何最优化

这是笔者去年某个时间节点的感悟，由于工作繁忙，写完后搁置一边了。而对于“设计最优化”这个议题，笔....

FPGA快乐学习发表于 06-25 15:46 •698次阅读

Verilog边码边学Lesson：图像采集与显示设计之PLL配置与例化

PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确....

FPGA快乐学习发表于 05-29 09:51 •754次阅读

Lesson38 图像传感器介绍与设计架构

图1 实验平台视频内容： Lesson38 图像传感器介绍与设计架构（本节视频） ● ....

FPGA快乐学习发表于 05-22 10:44 •612次阅读

一个典型的流水线设计

流水线设计通常可以在一定程度上提升系统的时钟频率，因此常常作为时序性能优化的一种常用技巧。如果某个原....

FPGA快乐学习发表于 05-08 10:55 •1362次阅读

速度面积互换设计原则简析

速度和面积一直都是FPGA设计中非常重要的两个指标。所谓速度，是指整个工程稳定运行所能够达到的最高时....

FPGA快乐学习发表于 04-10 11:07 •1442次阅读

FPGA器件级的设计决策

选择FPGA器件厂商、器件系列、工具集等，很大程度上还是要考虑设计团队成员的设计经历和偏好。话说“就....

FPGA快乐学习发表于 02-13 11:26 •713次阅读

物理约束实践：网表约束LOCK_PINS

话说网表约束中的CLOCK_DEDICATED_ROUTE、MARK_DEBUG和DONT_TOUC....

FPGA快乐学习发表于 11-28 15:24 •1409次阅读

物理约束实践：网表约束DONT_TOUCH

概述对设计中的信号施加DONT_TOUCH约束，可以避免这些信号在综合编译过程中被优化掉。例如....

FPGA快乐学习发表于 11-12 14:14 •3298次阅读

物理约束实践：网表约束MARK_DEBUG

以STAR FPGA开发板中的at7_ex10工程为例，这个工程实现UART传输的loopback功....

FPGA快乐学习发表于 11-03 11:51 •3566次阅读

搜索历史

FPGA快乐学习