利用CPLD实现多路数据采集

1 引言
在数字技术飞速发展的今天，将各种模拟信号转化为数字信号再进行相应的处理，不仅可以提高系统性能，还可以充分利用现代信号的各种处理算法，提高系统的灵活性和可靠性。随着工艺水平的不断进步，CPLD (Complex ProgrammableLogical Device) 等可编程器件的速度和规模都有了很大的提高，而且，它们还具有集成度高、体积小、功耗低、设计灵活等优势，这就为利用可编程器件实现高速数字信号处理开辟了道路。
目前，新一代的CPLD等可编程器件，不仅在速度上能满足高速数字信号处理的要求，而且可编程资源也大大增加，并且具有在线可编程功能，从而提高了系统的灵活性和适应性。因此，在开发周期较短或对系统灵活性要求较高的场所，CPLD能够提供比专用高速数字信号处理器件更高的系统速度和更好的解决方案。
2 总体介绍
在进行某型号智能水下机器人的设计过程中，要实时采集经模拟波束形成的多路模拟信号，并且每次采集的频率、数据量、发射机的脉宽和重复周期等指标要通过水上分机给出。由于整个机器人载体需要长时间工作在水下，工作条件恶劣，所受干扰严重。另外，为了达到降低系统功耗目的，采集器的设计要选择集成度高、功耗低、体积小的处理芯片。
根据以上设计要求，核心处理器采用了ALTRA公司的MAX7000系列MAX7256，外围辅助设备包括AD公司的ADμC812单片机（水上分机控制信号与CPLD之间的通信转换设备）、TI公司的THS1206 A/D转换芯片。图1是整个采集系统的结构框图。

3 CPLD实现
鉴于本系统的信号采集部分通道数较多，频率和精度要求较高，经过比较，选用了TI公司生产的THS1206（A/D转换）芯片。该芯片的主要性能指标如表1所示。

从表1可以看出，该芯片可以满足本系统的要求。问题的关键是如何利用CPLD对其进行控制、操作。由于CPLD的操作是从数字逻辑角度入手，这一点与传统的处理芯片差别很大，因此，对CPLD的编程要从时序、逻辑两个角度同时进行考虑。对于THS1206而言，其工作逻辑如图2所示。

从THS1206的工作逻辑图可以看出，对该芯片的使用主要可分为两部分，其一是按实际要求对芯片进行初始化；其二是按初始化设定的工作条件完成信号采集。由于单片THS1206最多可实现4通道的信号采集，所以，本系统共使用了12片THS1206（系统要求48路信号采集）。为了在允许的采样周期内完成信号采集的任务，CPLD的时序设计过程中采用了控制读时序和控制写时序。读、写时序图分别如图3和图4所示。

通过对THS1206时序图的分析，CPLD选用第一片THS1206的FIFO，写满后发出Data_AV (Data Available) 的中断作为触发信号，顺序对各路进行信号采集。
仔细分析图4，并结合48路信号采集的时序逻辑，我们认为，要做到实时显示，数据传输须与信号采集过程同步进行。另外，为了尽量减小漏采或错采的可能，传输时序的设计采用的是延时三个Data_AV信号后，才启动传输时序，每次传输的数据量为240K×8bit。图5是任意一路输入正弦信号经采样、传输处理后所得数据绘制的曲线。从曲线可以看出，利用采集、传输处理后所得的数据绘制的曲线基本上可以不失真地再现输入信号。

4 结束语
综上所述，利用CPLD实现高速、多通道数据采集系统的设计，具有其它元器件不可比拟的优点：具有大量I/O管脚和较强的带载能力；内部资源丰富、处理速度快,可实现复杂的算法设计；器件内部信号延时小，从而可提高信号的完整性和抗干扰能力；器件功耗低（2.5V/3.3V），电器兼容性好。由此可见，充分发挥CPLD的优点，使其为现代水下高速处理任务服务，具有现实意义。

参考文献

1 余人杰，高祖纲. 计算机控制技术. 西安：西安交通大学出版社，1994
2 张宗玉,杨春英.用FPGA技术实现模拟雷达信号.电子产品世界,2000(12)：56-57
3 季振洲,周勇林.FPGA芯片设计效率的研究.高技术通讯,2000,10(5)：71-73?
4 张奎刚,徐连海.ALTERAFPGA简介及其在LED显示屏控制中的应用.微处理机,2000(2)：26-27