ISA总线实现多路同步DDS信号源设计

　 直接数字式频率合成器以其极高的频率分辨率、极短的频率转换时间、相位精确可调、设备结构简单、易集成、体积小及成本低等优点，在高分辨雷达系统、宽带扩频通信系统以及现代测控系统中得到广泛的应用。为了便于信息的采集、处理和操作控制，常常要求信号源基于PC机平台设计。PC机内部有两种常用的总线，即PCI总线和ISA总线。ISA总线接口关系简单.操作控制方便，能够满足系统要求，是比较理想的DDS与计算机的接口总线。随着电子系统复杂性的不断增加，单路DDS已经不能够满足系统需求，多路DDS系统的设计开始成为研究的热点。

1 系统工作原理

　　图1是某自动测试系统的工作原理框图。图中的高稳定度频率基准为整个系统提供频率为50MHz的参考时钟。系统的控制命令由计算机发出，经过ISA总线传输，送到FPGA进行缓存、译码，同步控制三路DDS产生需要的信号。其中，DDS1的输出信号为初始相位可变，脉冲宽度、脉冲周期、脉冲个数等由计算机编程设定的射频脉冲序列。脉冲的载波频率在fT=2lMHz附近可调。该射频脉冲经过功率放大、低通滤波后，在高频开关的控制下发射出去。接收到的反射回波由高频开关选通，与DDS2产生的20MHz第一本振fLO1混频，得到频率为1MHz的中频脉冲调制正弦信号。该中频信号再分成两路，分别与DDS3输出的频率为1MHz二本振fLO2的1支路和Q支路两路脉冲调制正交信号进行相位检波，得到的信号经低通滤波、模数转换，送到计算机进行数据处理。为保证收发信号有效可靠地隔离，在发射波门和接收波门之间插入等待时间。各路信号之间的关系如图2所示。为简便起见，图中只画出了DDS3输出的I、Q两路信号中的一路，这不影响对信号控制时序的理解。

　　为了便于信号处理，该系统对各路DDS输出信号的时间关系提出了严格的要求：(1)相位检波器的两路正交参考信号相位应严格控制在90°相差上，以保证正交检波器的性能。(2)其初始相位可以通过计算机控制调整。(3)DDS2的输出信号和DDS3的I支路输出信号必须同步，以保证在DDS3同相支路上的信号相位与中频信号的相位保持同步;同时Q路信号必须保持相位的正交。(4)每个射频脉冲周期，各路DDS输出信号的初始相位严格同步，保证回波信号的相参积累。

2 多路同步设计

　　图3是该自动测试系统的数据采集、多路DDS同步单元的实现框图。经过相位检波、低通滤波的I、0两路信号输入到该单元电路中，经OP-07放大、AD976采集后，再经FPGA由ISA总线送入到计算机中。OP-07具有低偏移、高开环增益的特点，适合于高增益的测试系统应用。AD976是采样速率为200ksps的高速16位低功耗模数转换器。FPGA芯片采用Ahera公司的ACEX系列芯片EPlK50，实现ISA总线与三路DDS及数据采集的接口。其灵活的可重新配置特性为实现接口电路提供了极大的方便，片上集成有4OKbit的RAM，便于缓存计算机的控制信息。DDS芯片选择美国vwin 器件公司的AD9854。它的相位累加器为48位，利用片上PLL可实现4~20倍的可编程倍频，内部最高时钟可达300blHz，尤为突出的优势在于具有100MHz的高速并行配置接口，内置最大相位误差小于1°的I、Q两路的DAC输出，便于产生lMHz的正交信号。对于该自动测试系统，各路DDS之间的同步关系是电路设计的核心问题。AD9854芯片本身没有同步信号，要实现各路的精确同步，必须对电路进行优化设计。为分析方便，分别从参考时钟、刷新时钟和内部锁相倍频三部分进行讨论。