迹线设置 - 总线之RS-485的工业应用

对于接地层上方的紧邻单端线路，例如推荐用于连接控制器与收发器的线路，相对讯号速度为56%。使用2ns ISL3159E上升时间可以计算出迹线长度最大为33mm。

收发器至电缆连接器的迹线长度可按照标准FR4衬底上迹线的相对讯号速度(亦即40%)来计算。在此情况下，计算得出的最大迹线长度为24mm。

图2所示的避雷组件会使设计变得复杂。可以使用Field Solver软件工具准确计算需要的迹线几何尺寸。该软件可计算特性阻抗、讯号速度、串扰和差分阻抗，并允许用户评估几乎任意几何形状。除了考虑第一级的项目，例如线宽、介电层厚度和介电常数，还可以考虑第二级的项目，如迹线厚度、阻焊层和迹线回蚀。

在PCB设计方面，为了将电磁干扰降到最低，至少需要采用四层。这些层应以图3所示顺序层迭，顶层为高速讯号层，然后是接地层和电源层，底层是控制讯号层。

图3 建议的4层PCB结构。

将高速迹线布置于顶层的方案，有助于避免与添加通孔(vias)有关的额外复杂性和电感，同时使得从总线连接器到收发器总线端子，以及从收发器的高速单端数据线到节点控制器的互连更加整洁。

将固体(solid)接地层放在高速讯号层下面可建立传输线互连所需的可控阻抗，并为返回电流提供低电感路径。将电源层放在接地层下可产生额外的高频旁路电容。

将速度较低的控制(启用)讯号放在底层可提供更大的灵活性。这些讯号链路通常具有针对间断点(如通孔)的容限，而且这种分隔几乎消除了来自高速数据迹线的串扰。

应遵循的六项一般指导原则： ˙使用尽可能小的讯号迹线通孔和连接器焊盘，将其对差分阻抗的影响降到最低； ˙使用固体电源层和接地层，以控制阻抗，并将收发器电源线路上的噪声降到最低； ˙使RS-485连接器和收发器之间的迹线电长度尽可能短，将衰减和反射降到最小； ˙将大电容(如10μF)放在接近电源(如稳压器)的位置，或者放在为PCB供电的位置； ˙将0.1μF和0.01μF去耦合电容放在收发器VCC接脚位置，以便为需要大电流来进行内部开关的IC提供局部电荷源； ˙如果需要通孔，可在连接Vcc、GND、去耦电容和TVS二极管至高速IC时使用多个通孔。

此外，以下关于缆线选择、总线端接和管理短线的建议有助于从系统角度完成设计。

传输缆线

RS-485标准建议使用标称特性阻抗Z0=120Ω非屏蔽双绞线(UTP)。通常使用的缆线为Z0=120Ω的专用单对RS-485缆线，或具有四个讯号对和Z0=100Ω的五类线。

当在单对应用中使用CAT-5缆线时，应当在线缆两端使用RT=100Ω的电阻对三个未使用的讯号对正确接地，这可防止来自未使用导线的噪声进入数据对。

请注意，在选择CAT-5缆线以外的多对缆线时，不能使用所谓的「无偏移缆线」，这种线是专为具有较低或零谐波含量的vwin 讯号而设计。对数据讯号使用这种缆线会导致较大的串扰和数据误差。

总线端接

因为RS-485标准允许使用两个终端电阻(termination resistor)，所以高速数据线始终应在数据链路的两端使用终端电阻RT。RT的值当与缆线的特性阻抗Z0或电路板上的可控阻抗传输线的阻抗匹配RT=Z0=100Ω。

存根(stub)长度
收发器与主数据缆线之间的连接(称为存根)无需使其终止，以避免总线超载。另一方面，存根长度应尽可能短，以防止形成讯号反射。菊链(Daisy-chaining)缆线连接方法可以有效地减少从收发器到连接器的存根长度至PCB迹线长度，这可以使用上面的简单公式，或使用用于节点设计的Field-Solver软件来计算。

总结

在电路板和系统层面运用合理的设计原则，并使用在3.3V和5V电源下均提供高输出驱动能力和最小偏移的收发器，可帮助设计工程师克服RS-485高速通讯链路的讯号劣化问题。