0电阻 上拉电阻 下拉电阻
2012-08-06 13:38:12
如图，像这种IIC的电路为什么要加这些4.7kΩ、100Ω的上拉电阻？
2019-02-15 09:58:53
I2C信号一般需要外接上拉电阻，如果主控内部有上拉电阻，是否可以省略外部上拉？这个是否需要上拉根据什么来决定？是根据从器件的输入电流来决定的吗？芯片的输入电流参数(Ii 即input current)怎么理解，设计电路时针对这个参数需要注意什么？
2018-06-07 10:01:00
的，因为电路板会有寄生效应如寄生电容，它和上拉电阻正好形成了串联RC电路，会有时间延迟，而这个延迟必须要小于电平低有效到高有效的时间，否则芯片读到的电平是错误的。从图2中I2C硬件架构可以知道，芯片从0到
2022-11-29 08:00:00
我的I2C通信需要被拉到3.3V，但是我不知道我应该使用什么尺寸的上拉电阻。我读过的其他论坛的帖子，建议2.7k欧姆或4.7K欧姆，但这似乎只是让高可以在3.3V和是在3.0V低。这是正常的吗？我用
2019-04-03 15:13:49
我在使用xilinx芯片的许多电路板上遇到了一些奇怪的问题。在我们的3个I / O引脚上，我连接了施密特逆变器，驱动了一些LED。这一直有效，如果没有加载xilinx程序，这些LED将保持开启状态
2019-05-16 14:05:51
上拉的作用是将不确定的信号通过一个电阻嵌位在高电平！虽然在电路设计里经常用，但原理上我还有点不明白，假设图1，输出端OUT输出一个2V的电平，假设这个信号在高低电平之间是个不确定信号，加上上拉后，它
2023-05-15 10:59:25
采用这种方法，以保证正确的电路状态， 以免发生意外，比如,在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同—个单片机 来驰动,必须设置初始状。.防止直通！2、 定义：上拉就是将不确定的信号通过一个
2017-08-28 09:27:18
采用这种方法，以保证正确的电路状态， 以免发生意外，比如,在电机控制中，逆变桥上下桥臂不能直通，如果它们都用同—个单片机 来驰动,必须设置初始状。.防止直通！2、 定义：上拉就是将不确定的信号通过一个
2017-11-16 17:14:38
的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通! 2、定义： l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻
2011-09-19 08:55:51
在低电平。上拉电阻与下拉电阻用在什么场合？答：用在数字电路中，存在高低电平的场合。上拉电阻与下拉电阻怎么接线？答：上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚)下拉电阻：电阻...
2022-01-14 08:44:01
上拉电阻与下拉电阻上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它
2021-12-13 07:08:22
上拉电阻与下拉电阻用在什么场合？ 答：用在数字电路中，存在高低电平的场合。 上拉电阻与下拉电阻怎么接线？ 上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚) 下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚(如单片机引脚)
2019-05-20 13:48:41
：一般说法是上拉增大电流，下拉电阻是用来吸收电流。1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （一般为 3.5V）， 这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。2、OC 门电路必须使用上拉电阻，以提高输出的高电平值。
2021-12-13 06:05:27
上拉电阻与下拉电阻是如何定义的？拉电阻的作用有哪些？上拉电阻的应用原则有哪些？
2021-10-14 07:20:37
硬件电路中的上拉电阻为什么能上拉？
2021-01-28 07:50:20
上拉电阻到底是咋完成上拉的啊
2023-10-31 06:52:32
上拉电阻就是把不确空的信号通过一个电阻箝位在高电平，此电阻还起到限流的作用。同理下拉电阻是把不确定的信号箝位在低电平。上拉电阻是指器件的输入电流，而下拉电阻指的是输出电流。
2018-09-10 17:43:34
经常看到芯片设计手册时，芯片外围会有上拉或者下拉电阻还有一些无源器件。如何选择正确值的上拉电阻和下拉电阻？上拉电阻和下拉电阻是如何确定？还是在选择此类电阻的时候，有个特定的范围？对上拉电阻和下拉电阻
2021-11-12 07:28:55
上拉电阻和下拉电阻的区别及案列分析上拉电阻在一个信号未过来之前、默认（保证）该电位的电平信号是高电平，在信号过来后如果是高电平、那么保持高电平。如果过来低电平信号、那么输出的信号就会变成低电平。改图
2022-01-14 06:30:35
上拉电阻和下拉电阻上拉电阻(Pull-Up)所谓上拉电阻就是用一个电阻将VCC和单片机的IO口直接连接起来，目的是当IO在没有输出一个确定信号时将IO的电位钳在一个高电平上。上拉电阻作用如下：1.当
2022-01-25 07:23:49
去控制把上拉电阻的电流拉下来成为低电平。反之， l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们
2008-05-22 08:46:35
端接上拉电阻，以提高输出高电平的值。2、OC门电路“必须加上拉电阻，才能使用”。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能
2015-06-24 11:24:37
接口的输出端是漏极开路或集电极开路，所以必须在接口外接上拉。上拉电阻的取值和I2C总线的频率有关，工作在standard mode时，其典型值为10K。在FAST mode时，为减少时钟上升时间，满足
2018-10-19 16:30:19
高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉
2019-06-27 05:55:08
上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC
2021-12-07 08:27:59
，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解，管子没有电源就不能输出高电平了。2、如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是
2021-12-01 11:15:35
上拉电阻有什么作用？如何去计算上拉电阻的阻值？51型单片机IO口有什么特点？AVR单片机IO口的输入状态有哪几种？
2021-07-07 07:29:25
，考虑到这个项目是带模拟电视芯片的，以前就出现过模拟电视芯片的I2C地址没有去配，导致出现漏电情况，遂立马去看是不是这个问题，结果是遗憾的，配了！那再仔细检查了基带的GPIO口和其他的I2C，发现都配
2011-12-15 18:34:39
上拉电阻的作用
2021-01-29 07:18:20
1、介绍使用微控制器（MCUs） 或任何数字逻辑设备时，上拉电阻器非常常见。本教程将解释何时何地使用上拉电阻器，然后我们将做一个简单的计算，以显示为什么上拉很重要。2、上拉电阻是什么？假...
2022-02-09 06:35:16
stc89c52单片机除了p0口其他io口都没有集成上拉电阻。上拉电阻的作用：单片机内部控制io口高低电平是通过类似场效应管或三极管的装置进行控制的，以三极管为例，三极管的集电极连接电源负极集电极
2022-01-14 07:14:42
。2、OC 门电路必须加上拉电阻，以提高输出的搞电平值。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉...
2021-07-27 06:52:51
。2、OC门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗
2014-05-12 08:24:37
上拉、下拉电阻的作用
2012-08-20 14:53:59
什么是上拉和下拉电路？上拉与下拉电路的实际作用是什么？上/下拉电阻阻值的选择原则是什么？
2021-09-29 07:14:38
波干扰。 8、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 四、上拉电阻阻值选择原则 1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。 2、从确保足够
2020-12-14 17:21:30
论坛$ |+ @( I8 o& g1 Y2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。对于高速电路，过大的上拉电阻可能边沿变平缓。EDA365- K) l% _7 b5 T+ J-
2014-11-17 10:24:15
的输出接口就不要接东西了。 举例： 图中上下两个电阻分别为下拉电阻和上拉电阻,上拉就是将A点的电位拉高,下拉就是将A点的电位拉低,图中的12k有些是没有画出来的,或者是没有的. 他们的作用就是在电路驱动器关闭时,给该节点一个固定的电平
2018-06-28 06:21:54
)，输入用。为低电平信号输入作了优化，省去外部上拉电阻，例如按键输入，低电平中断触发信号输入3 推挽强输出状态，驱动能力特强(>20mA),可直接推动LED，而且高低驱动能力对称.在实际应用中，我
2011-11-15 14:10:42
(不知道是低电平还是高电平)，那么这个状态就是开漏状态，所以此时要向外围电路输出一个高电平是不可能的，如果想输出一个高电平，则必须在NPN的集电极上面来一个上拉电阻。这时又体现出上拉的一个作用：就是将不
2020-06-12 07:52:09
GPIO上有上拉电阻吗？
如果不是，那么当您释放按钮时，GPIO 基本上只是浮动的，可以是任何值。
要么从 GPIO 上拉 10K 到 3.3V，要么将 pinMode 更改为 INPUT_PULLUP。后者将使用大约 36K 的内部上拉电阻，只要到按钮的引线相当短就可以了
2023-05-22 06:54:06
如题！最近设计I2C的时候，考虑上拉电阻的位置有这个疑问
2019-02-19 15:39:49
Quartus II 中管脚上拉电阻（弱上拉）的设置方法Quartus II 中管脚上拉电阻（弱上拉）的设置方法在使用 Altera 的 FPGA 时候，根据系统设计需要在管脚的内部加上上拉电阻
2012-08-12 16:10:09
按下时，由于干扰，可能高也可能是低信号输入。根据实际需要，为保证WK_UP不被按下时，STM32能够确定检测到IO口是低电平，所以设置接入下拉电阻。2、上拉电阻和下拉电阻上拉电阻...
2021-08-18 06:27:20
ds18b20电路中的上拉电阻R3是什么作用？
2016-04-10 20:48:58
下拉电阻使电阻匹配，能有效的抑制反射波干扰。5、预设空间状态/默认电位在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线
2019-10-08 07:00:00
上拉下拉电阻的定义以及用法为什么要使用拉电阻上拉电阻阻值的选择原则
2021-04-06 06:06:42
上拉、下拉以及对应上拉电阻和下拉电阻的作用原理一、什么是上拉和下拉电路上拉（Pull Up ）或下拉（Pull Down）电阻两者统称为拉电阻上拉就是单片机的IO口串联一个电阻到VDD；下拉就是
2021-07-26 06:46:17
CMOS 输入端接上或下拉电阻是为了预设缺省电位。当你不用这些引脚的时候，这些输入端下拉接 0 或上拉接 1。在I2C总线等总线上，空闲时的状态是由上下拉电阻获得。
6. 提高芯片输入信号的噪声容限
2023-05-18 17:30:56
仿真电路如图，感觉上拉电阻没起作用，试着删除上拉电阻发现对的仿真还是这个结果，说明这上拉电阻根本没用啊。上拉电阻难道不是这么连的吗，而且为什么只有P1口的数码管成功驱动了？大神们快来帮帮我吧!
2016-06-30 11:15:11
上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，C、尤其用在接口电路中，为了得到确定的电平，一般
2018-11-30 11:55:14
上拉电阻在单片机电路中的作用主要有以下几点：
限制电流的流动：在单片机电路中，电阻的作用之一是限制电流的流动。电阻的阻值越大，通过电阻的电流就越小，反之亦然。通过选择不同阻值的电阻，可以控制电路中
2023-09-05 16:45:53
上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2
2019-09-06 15:19:36
在 NPN 的集电极上面来一个上拉电阻。这时又体现出上拉的一个作用：就是将不确定的信号通过一个电阻嵌位(保持)在一个高电平上，下拉同理。这里对于 OC 门还有一个应用，可以控制高电位的电路，如果外围电路
2020-10-12 09:37:23
上拉电阻的主要作用，是在电路的运行过程中与上接电阻进行配合，在电路驱动器关闭时保证电路的固定电平。可见下拉电阻在电路中的主要作用就是保持电路的正常运行，维持电路的正常运行。那么在对上拉电阻进行
2016-01-20 10:39:09
I2C上拉电阻 在一些PCB的layout中，大家往往会看到在I2C通信的接口处，往往会接入一个4.7K的电阻，有的datasheet上面明确有要求，需要接入，有的则没有要求。 I2C接口 对于
2022-01-14 07:22:21
/show-1821.htm 在数字逻辑电路中，我们经常使用上拉或下拉电阻，用多了也比较随意， 10K.5.6K.4.7K.1K都能看到，那么到底用多少了？如何量化呢？先来看看我的一个设计教 训：在一块应用板中，应用环境比较
2017-11-16 17:16:04
一块电路板，需要在工业或者强干扰场合应用，如何提高抗干扰能力呢？我结合实际经验教训来探讨一下，首先来说说上拉电阻。http://www.gooxian.com/ 在数字逻辑电路中，我们经常使用上拉或
2017-08-28 09:29:41
），这会产生大量的热，如果系统采用的是电池供电，那么电池电量很快就会被耗尽。除了避免微控制器悬空I/O管脚的相关问题，在使用开漏拓扑电路时，上拉电阻也是必要的。我们在一篇演讲文章中详细讨论了开漏电路设计。图
2018-11-30 09:12:02
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
2020-08-14 06:35:49
引起的功耗同样适用于输出拉电阻，因此拉电阻不宜太小，但在输出信号速度比较快的电路下，拉电阻也不宜太大，如下图所示为I2C总线上拉电阻的参考最大值（来自ST存储芯片 AT24C02数据手册）。在总线上总会有
2020-08-19 09:00:00
效的抑制反射波干扰。5、预设空间状态/默认电位在一些CMOS输入端接上拉或下拉电阻是为了预设默认电位。当不用这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的状态是由上下拉电阻
2019-10-11 08:30:00
开发板I2C连接到RTC（RX8010）芯片，I2C总线上没有接上拉电阻，LS1012A手册上说它的I2C是open drain输出的，为什么没有上拉电阻？ 哪位能帮助解释一下，谢谢
2022-01-05 06:28:48
引脚的输出时，一个具有上拉功能，而没有上拉的只是在PWM引脚的输出上显示零伏。上拉导致PIC复位，即使我没有在配置位（即MCLR复位选项-在一些PIC中出现）中“告诉”它这样做。请参阅下面的配置位。我
2020-05-06 13:23:48
为400pF。之后需要I 2 C缓冲芯片。这通常发生在用于7位可寻址I 2 C实现的112个器件的理论寻址限制之前。现在，根据实际的经验法则，这里是您应该考虑在电路中测试的电阻值，看看您是否获得了所需的性能
2018-11-09 09:14:56
什么是上拉电阻？上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。为什么需要上拉电阻？一般作单键触发使用时，如果IC本身没有内
2021-08-12 13:35:38
二极管正极去控制把上拉电阻的电流拉下来成为低电平。尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用
2014-08-21 09:56:08
的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻
2011-06-02 16:03:48
的抑制反射波干扰。上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能
2012-06-10 21:25:15
前言：在一张原理图中无论时上拉还是下拉都是非常普遍的，转载此文章，可以很快的理解上拉电阻与下拉电阻的原理与作用。如果还没有理解，可以参考上拉与下拉的原理与应用2者共同的作用是：避免电压的“悬浮
2022-01-14 08:28:26
电阻是指器件的输入电流，而下拉电阻指的是输出电流。 那么在什么时候用上、下拉电阻呢？1.当TTL电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2
2017-05-22 18:49:54
够，就需要加上拉电阻。B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，C、尤其用在接口电路
2015-06-26 14:26:17
电路：一、普通IO口1、基级(②位置)为低电平时，PNP导通,此时单片机IO口输出的是低电平，当基级(②位置)为高电平时，PNP导通，此时单片机IO口输出的是高电平。2、这里注意，④位置上是一个上拉电阻
2020-07-30 08:30:00
请问用TMS320C5515的GPIO口模拟I2C是否需要加上拉电阻？
2018-07-31 07:48:20
为了避免出现任何不受控制的I/O电平，STM32F10xxx在JTAG输入引脚内部嵌入了上拉和下拉电阻： ●JNTRST：内部上拉 ●JTDI：内部上拉 ●JTMS/SWDIO：内部上拉 ●TCK
2019-04-23 19:01:31
stm32f051的i2c需要外接上拉电阻吗，直接用内部上拉行不行，还有库中的I2C_Init函数中有这么一句/* Enable I2Cx Peripheral */I2Cx->CR1 |= I2C_CR1_PE;为什么初始化有些i2c寄存器需要使能i2c。最后附上波形，希望哪位大哥帮帮忙，看看是什么问题。
2019-03-12 07:14:31
请问为什么有时在I2C中将SDA和SCL 上加各加个上拉电阻呢？
2023-05-08 18:01:37
请问用TMS320C5515的GPIO口模拟I2C总线需要接外部上拉电阻吗？需要的话阻值为多少比较合适呢？
2019-10-28 09:37:43
输出端的电位。示例：51单片机中除了P0口有两个场效应管，其余三个端口P1,P2,P3都有上拉电阻。如下图所示：作用除此之外，上拉电阻作用还有很多。比如CMOS芯片上输入的电阻一般很大，为了防止静电造成损坏，不用的管脚不能悬空，一般会接上拉电阻来保护内部电路；加上拉电阻还能提高输出端的电流
2022-01-25 06:28:33
德赢Vwin官网
App
工商网监
评论