德赢Vwin官网
App
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在
PC机上安装一个串口调试工具来验证程序的功能。
程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控
制器，10个bit是1位起始位，8个数据位，1个结束
位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实
现相应的波特率。程序当前设定的div_par 的值是0x104，对应的波特率是
9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间
划分为8个时隙以使通信同步.
程序的工作过程是：串口处于全双工工作状态，按动key2，CPLD向PC发送皐elcome"
字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向CPLD发送0-F的十六进制
数据，CPLD接受后显示在7段数码管上。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY UART IS
PORT (
clk : IN std_logic;
rst : IN std_logic;
rxd : IN std_logic; 串行数据接收端
txd : OUT std_logic; 串行数据发送端
en : OUT std_logic_vector(7 downto 0); 数码管使能
seg_data : OUT std_logic_vector(7 DOWNTO 0); 数码管数据
key_input : IN std_logic 按键输入
);
END UART;
ARCHITECTURE arch OF UART IS
//////////////////inner reg////////////////////
SIGNAL div_reg : std_logic_vector(15 DOWNTO 0);分频计数器，分频值由波特率决定。分频后得到频率8倍波特率的时钟
SIGNAL div8_tras_reg : std_logic_vector(2 DOWNTO 0);该寄存器的计数值对应发送时当前位于的时隙数
SIGNAL div8_rec_reg : std_logic_vector(2 DOWNTO 0); 寄存器的计数值对应接收时当前位于的时隙数
SIGNAL state_tras : std_logic_vector(3 DOWNTO 0); 发送状态寄存器
SIGNAL state_rec : std_logic_vector(3 DOWNTO 0); 接受状态寄存器
SIGNAL clkbaud_tras : std_logic; 以波特率为频率的发送使能信号
SIGNAL clkbaud_rec : std_logic; 以波特率为频率的接受使能信号
SIGNAL clkbaud8x : std_logic; 以8倍波特率为频率的时钟，它的作用是将发送或接受一个bit的时钟周期分为8个时隙
SIGNAL recstart : std_logic; 开始发送标志
SIGNAL recstart_tmp : std_logic; 开始接受标志
SIGNAL trasstart : std_logic;
SIGNAL rxd_reg1 : std_logic; 接收寄存器1
SIGNAL rxd_reg2 : std_logic; 接收寄存器2，因为接收数据为异步信号，故用两级缓存
SIGNAL txd_reg : std_logic; 发送寄存器
SIGNAL rxd_buf : std_logic_vector(7 DOWNTO 0);接受数据缓存
SIGNAL txd_buf : std_logic_vector(7 DOWNTO 0);发送数据缓存
SIGNAL send_state : std_logic_vector(2 DOWNTO 0);每次按键给PC发送"Welcome"字符串，这是发送状态寄存器
SIGNAL cnt_delay : std_logic_vector(19 DOWNTO 0);延时去抖计数器
SIGNAL start_delaycnt : std_logic; 开始延时计数标志
SIGNAL key_entry1 : std_logic; 确定有键按下曛?
SIGNAL key_entry2 : std_logic; 确定有键按下标志
//////////////////////////////////////////////
CONSTANT div_par : std_logic_vector(15 DOWNTO 0) := "0000000100000100";
分频参数，其值由对应的波特率计算而得，按此参数分频的时钟频率是波倍特率的8倍，此处值对应9600的波特率，即分频出的时钟频率是9600*8
SIGNAL txd_xhdl3 : std_logic;
BEGIN
en <="01010101" ;7段数码管使能信号赋值
txd <= txd_xhdl3;
txd_xhdl3 <= txd_reg ;
PROCESS(clk,rst)
BEGIN
IF (NOT rst = ’1’) THEN
cnt_delay <= "00000000000000000000";
start_delaycnt <= ’0’;
ELSIF(clk’EVENT AND clk=’1’)THEN
IF (start_delaycnt = ’1’) THEN
IF (cnt_delay /= "11000011010100000000") THEN
cnt_delay <= cnt_delay + "00000000000000000001";
ELSE
cnt_delay <= "00000000000000000000";
start_delaycnt <= ’0’;
END IF;
ELSE
IF ((NOT key_input=’1’) AND (cnt_delay = "00000000000000000000")) THEN
start_delaycnt <= ’1’;
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(clk,rst)
BEGIN
IF (NOT rst = ’1’) THEN
key_entry1 <= ’0’;
ELSIF(clk’EVENT AND clk=’1’)THEN
IF (key_entry2 = ’1’) THEN
key_entry1 <= ’0’;
ELSE
IF (cnt_delay = "11000011010100000000") THEN
IF (NOT key_input = ’1’) THEN
key_entry1 <= ’1’;
END IF;
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(clk,rst)
BEGIN
IF (NOT rst = ’1’) THEN
div_reg <= "0000000000000000";
ELSIF(clk’EVENT AND clk=’1’)THEN
IF (div_reg = div_par - "0000000000000001") THEN
div_reg <= "0000000000000000";
ELSE
div_reg <= div_reg + "0000000000000001";
END IF;
END IF;
END PROCESS;
PROCESS(clk,rst) 分频得到8倍波特率的时钟
BEGIN
IF (NOT rst = ’1’) THEN
clkbaud8x <= ’0’;
ELSIF(clk’EVENT AND clk=’1’)THEN
IF (div_reg = div_par - "0000000000000001") THEN
clkbaud8x <= NOT clkbaud8x;
END IF;
END IF;
END PROCESS;
PROCESS(clkbaud8x,rst)
BEGIN
IF (NOT rst = ’1’) THEN
div8_rec_reg <= "000";
ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
IF (recstart = ’1’) THEN 接收开始标志
div8_rec_reg <= div8_rec_reg + "001";接收开始后，时隙数在8倍波特率的时钟下加1循环
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(clkbaud8x,rst)
BEGIN
IF (NOT rst = ’1’) THEN
div8_tras_reg <= "000";
ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
IF (trasstart = ’1’) THEN
div8_tras_reg <= div8_tras_reg + "001";发送开始后，时隙数在8倍波特率的时钟下加1循环
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(div8_rec_reg)
BEGIN
IF (div8_rec_reg = "111") THEN
clkbaud_rec <= ’1’; -在第7个时隙，接收
ELSE
clkbaud_rec <= ’0’;
END IF;
END PROCESS;
PROCESS(div8_tras_reg)
BEGIN
IF (div8_tras_reg = "111") THEN
clkbaud_tras <= ’1’; 在第7个时隙，发送使能信号有效，将数据发出
ELSE
clkbaud_tras <= ’0’;
END IF;
END PROCESS;
PROCESS(clkbaud8x,rst)
BEGIN
IF (NOT rst = ’1’) THEN
txd_reg <= ’1’;
trasstart <= ’0’;
txd_buf <= "00000000";
state_tras <= "0000";
send_state <= "000";
key_entry2 <= ’0’;
ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
IF (NOT key_entry2 = ’1’) THEN
IF (key_entry1 = ’1’) THEN
key_entry2 <= ’1’;
txd_buf <= "01110111"; "w"
END IF;
ELSE
CASE state_tras IS
WHEN "0000" => 发送起始位
IF ((NOT trasstart=’1’) AND (send_state < "111") ) THEN
trasstart <= ’1’;
ELSE
IF (send_state < "111") THEN
IF (clkbaud_tras = ’1’) THEN
txd_reg <= ’0’;
state_tras <= state_tras + "0001";
END IF;
ELSE
key_entry2 <= ’0’;
state_tras <= "0000";
END IF;
END IF;
WHEN "0001" => 发送第1位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0010" => 发送第2位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0011" => 发送第3位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0100" => 发送第4位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0101" => 发送第5位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0110" => 发送第6位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "0111" => 发送第7位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "1000" => 发送第8位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= txd_buf(0);
txd_buf(6 DOWNTO 0) <= txd_buf(7 DOWNTO 1);
state_tras <= state_tras + "0001";
END IF;
WHEN "1001" => 发送停止位
IF (clkbaud_tras = ’1’) THEN
txd_reg <= ’1’;
txd_buf <= "01010101";
state_tras <= state_tras + "0001";
END IF;
WHEN "1111" =>
IF (clkbaud_tras = ’1’) THEN
state_tras <= state_tras + "0001";
send_state <= send_state + "001";
trasstart <= ’0’;
CASE send_state IS
WHEN "000" =>
txd_buf <= "01100101"; "e"
WHEN "001" =>
txd_buf <= "01101100"; "l"
WHEN "010" =>
txd_buf <= "01100011"; "c"
WHEN "011" =>
txd_buf <= "01101111"; "o"
WHEN "100" =>
txd_buf <= "01101101"; "m"
WHEN "101" =>
txd_buf <= "01100101"; "e"
WHEN OTHERS =>
txd_buf <= "00000000";
END CASE;
END IF;
WHEN OTHERS =>
IF (clkbaud_tras = ’1’) THEN
state_tras <= state_tras + "0001";
trasstart <= ’1’;
END IF;
END CASE;
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(clkbaud8x,rst) 接受PC机的数据
BEGIN
IF (NOT rst = ’1’) THEN
rxd_reg1 <= ’0’;
rxd_reg2 <= ’0’;
rxd_buf <= "00000000";
state_rec <= "0000";
recstart <= ’0’;
recstart_tmp <= ’0’;
ELSE IF(clkbaud8x’EVENT AND clkbaud8x = ’1’) THEN
rxd_reg1 <= rxd;
rxd_reg2 <= rxd_reg1;
IF (state_rec = "0000") THEN
IF (recstart_tmp = ’1’) THEN
recstart <= ’1’;
recstart_tmp <= ’0’;
state_rec <= state_rec + "0001";
ELSE
IF ((NOT rxd_reg1 AND rxd_reg2) = ’1’) THEN 检测到起始位的下降沿，进入接受状态
recstart_tmp <= ’1’;
END IF;
END IF;
ELSE
IF (state_rec >= "0001" AND state_rec<="1000") THEN
IF (clkbaud_rec = ’1’) THEN
rxd_buf(7) <= rxd_reg2;
rxd_buf(6 DOWNTO 0) <= rxd_buf(7 DOWNTO 1);
state_rec <= state_rec + "0001";
END IF;
ELSE
IF (state_rec = "1001") THEN
IF (clkbaud_rec = ’1’) THEN
state_rec <= "0000";
recstart <= ’0’;
END IF;
END IF;
END IF;
END IF;
END IF;
END IF;
END PROCESS;
PROCESS(rxd_buf) 将接受的数据用数码管显示出来
BEGIN
CASE rxd_buf IS
WHEN "00110000" =>
seg_data <= "00000011"; 0
WHEN "00110001" =>
seg_data <= "10011111"; 1
WHEN "00110010" =>
seg_data <= "00100101"; 2
WHEN "00110011" =>
seg_data <= "00001101"; 3
WHEN "00110100" =>
seg_data <= "10011001"; 4
&nbs p; WHEN "00110101" =>
seg_data <= "01001001"; 5
WHEN "00110110" =>
seg_data <= "01000001"; 6
WHEN "00110111" =>
seg_data <= "00011111"; 7
WHEN "00111000" =>
seg_data <= "00000001"; 8
WHEN "00111001" =>
seg_data <= "00001001"; 9
WHEN "01000001" =>
seg_data <= "00010001"; A
WHEN "01000010" =>
seg_data <= "11000001"; B
WHEN "01000011" =>
seg_data <= "01100011"; C
WHEN "01000100" =>
seg_data <= "10000101"; D
WHEN "01000101" =>
seg_data <= "01100001"; E
WHEN "01000110" =>
seg_data <= "01110001"; F
WHEN OTHERS =>
seg_data <= "11111111";
END CASE;
END PROCESS;
END arch;
VHDL设计的串口通信程序
- vhdl(127605)
- 串口通信(54799)
相关推荐
基于Linux环境下串口通信的应用设计
本文介绍了Linux环境下串口通信的设计方法和步骤，并介绍了ARM9微处理器s3c2440在Linux下和C8051Fxxx系列单片机进行串行通信的设计方法，给出了硬件连接和通信程序流程图。该方法
2014-05-24 10:50:47
2623
2623VHDL串口程序怎么写啊？具体要求就是这样~！
VHDL串口程序怎么写啊？具体要求就是这样~！http://zhidao.baidu.com/question/547288797?quesup2&oldq=1
2013-05-24 21:16:33
基于EPM240T100的串口通信
CPLD串口通信模块硬件设计 二、VHDL程序模块设计及描述使用VHDL 对CPLD 进行编程，设计3 个模块，波特率发生模块，接收器，发送器。1. 波特率发生模块波特率发生器实际是一个分频器，如前所述
2013-11-13 11:01:30
多线程在VC++串口通信程序中的应用
本文通过一机房监控系统程序中串口通信对多线程的应用来介绍Windows 9X/NT操作系统中多线程的应用和VC++对多线程的支持。关健词： 多线程，串口通信在现代的各种实时监控系
2009-09-03 11:45:29
27
27VHDL 语言程序的元素
VHDL 语言程序的元素:本章主要内容：VHDL语言的对象VHDL语言的数据类型VHDL语言的运算符VHDL语言的标识符VHDL语言的词法单元
2009-09-28 14:32:2141
41用VHDL设计专用串行通信芯片
用VHDL设计专用串行通信芯片
一种专用串行同步通信芯片（该芯片内部结构和操作方式以INS8250为参考）的VHDL设计及CPLD实现，着重介绍了用VHDL及CPLD设计专用通信芯片的
2009-10-12 19:07:481701
1701
基于Visual C#的串口通信程序设计
利用SerialPort组件,对实现串口读写数据及简单数据处理的方法作了探讨,通过 SerialPort组件属性、方法,可以方便灵活地写出串口通信程序,生成的软件界面友好、操作使用方便。实践证明
2011-10-19 15:12:57153
153VHDL程序结构
VHDL程序实体--EDA资料，设计实体是VHDL语言设计的基本单元，简单的可以是一个与门，复杂的可以是一个微处理器或一个数字系统，其结构基本是一致的，都是由实体说明和结构体两部分组成。实体说明
2016-11-21 15:40:340
0上位机串口通信数据接收事件程序
上位机 串口 通信主要介绍通信串口的初始化和串口缓冲区数据的读取，因为此处只是作为指令来读取，数据量小，所以缓冲区数据的读取为有数据接收便触发串口的数据接收事件。
2018-03-13 15:08:003761
3761
串口通信的原理,IO口模拟UART串口通信
UART串口波特率，常用的值是300、600、1200、2400、4800、9600、14400、19200、28800、38400、57600、115200等速率。IO口模拟UART串行通信程序是一个简单的演示程序，我们使用串口调试助手下发一个数据，数据加1后，再自动返回。
2018-05-04 15:26:1620961
20961
串口通信的原理及USB转串口通信
IO口模拟串口通信，让大家了解了串口通信的本质，但是我们的单片机程序却需要不停的检测扫描单片机IO口收到的数据，大量占用了单片机的运行时间。这时候就会有聪明人想了，其实我们并不是很关心通信的过程，我们只需要一个通信的结果，最终得到接收到的数据就行了。
2018-05-07 15:54:2295602
95602
STM32的三种串口通信协议介绍
本文首先介绍了STM32串口硬件电路及串口编程，其次介绍了STM32的三种串口通信协议，最后介绍了STM32串口通信程序设计要点。
2018-05-25 09:33:2137250
37250
MATLAB串口调试助手应用程序和基于MATLAB开发USB的串口通信源代码
本文档的主要内容详细介绍的是MATLAB串口调试助手应用程序和基于MATLAB开发USB的串口通信源代码。
2018-11-05 08:00:0094
94写串口通信程序会遇到那些坑
因为我们向HC6800烧程序都是使用图1所示的软件，所以我想当然地认为可以直接通过HC6800上的U转串进行串口通信，而我的同学信誓旦旦地告诉我可以。坑爹。并且这个软件好像也在提示可以用直接
2019-05-23 17:59:001
1vhdl语言怎么仿真_vhdl语言的基本结构
在VHDL程序中，实体（ENTITY）和结构体（ARCHITECTURE）这两个基本结构是必须的，他们可以构成最简单的VHDL程序。通常，最简单的VHDL程序结构中还包含另一个最重要的部分，即库（LIBRARY）和程序包（PACKAGE）。
2020-04-23 15:43:384224
4224PC与串口通信的keil程序和电路图合集免费下载
本文档的主要内容详细介绍的是PC与串口通信的keil程序和电路图合集免费下载包括了:简单的接收程序，简单的发送程序，多个数据的接收程序，多个数据的发送程序，双机通信，双机通信（握手）
2020-05-22 14:18:4316
16如何使用VHDL实现串口通信的设计
串口是计算机上一种非常通用设备通信的协议，其特点是通信线路简单，成本低，特别适用于远距离通信，因此有较为广泛的应用。为了深入了解串口，本课程设计基于VHDL 语言，利用FPGA 开发板实现了板间串口
2020-10-15 17:35:5524
24STM32实现串口通信
STM32实现串口通信一、串口通信与USART1. 串口通信2. USRAT二、程序实现三、运行结果四、总结五、参考一、串口通信与USART1. 串口通信RS-232标准: 主要规定了信号的用途
2021-12-16 16:57:3416
16单片机串口通信原理和控制程序
文章目录单片机串口通信原理和控制程序单片机串口通信原理和控制程序我们前边学串口通信的时候，比较注重的是串口底层时序上的操作过程，所以例程都是简单的收发字符或者字符串。在实际应用中，往往串口还要和电脑
2021-12-17 18:31:3311
11单片机串口通信的接收与发送程序
单片机串口通信的接收与发送程序 一、引言 单片机串口通信是一种常见的通信方式，广泛应用于各种嵌入式系统和工业控制领域。通过串口通信，单片机可以与其他设备或计算机进行数据交换，实现远程监控、故障诊断
2023-12-19 13:57:41588
588
工商网监
评论