本系列课程采用了 GD32E230 芯片为核心的硬件设计基础,以 Cadence Allegro SPB 17.4 版本为设计工具,涵盖了从原理图的设计构思开始,到错误检查、网络表生产、封装库制作;同步进入 PCB、3D 模型制作、布局、规则、布线、文件输出等全流程经典操作。
1
第七期:原理图与封装库
优化排错及同步到 PCB
点
击
文末阅读原文,开始上课~
第七期课程全长1小时,从本期课程开始,将带领大家执行从原理图到PCB的全流程操作。
2
课程进度
章节 |
内容 |
1 |
GD32 芯片手册精读及常用的芯片外围配置电路分析 |
2 |
使用 OrCAD Capture 17.4 软件进行 GD32 项目原理图设计的技巧及设计办法 |
3 |
GD32 外围常用电路的原理分析计算优化与原理图用用接口设计技巧 |
4 |
GD32 外围常用电路的原理分析计算优化与原理图设计技巧总结 |
5 |
GD32 电路原理图电路优化 DRC 排除的办法及从原理图到 PCB 技巧讲解 |
6 |
GD32 小车项目液晶电路的控制技巧与 PCB 的布局布线同步的操作技巧与常用功能总结 |
7 |
GD32 原理图与封装库优化排错及同步到PCB(本期内容) |
8 |
GD32 PCB 设计中快捷键的设置方法及 PCB 预处理标注的技巧与布局的技巧总结 |
9 |
GD32 PCB 设计中布局的操作技巧布局优化的办法三维模型的检查设计 |
10 |
GD32 PCB 规则的设置及模块布线的技巧内电层的处理技巧及丝印的设置技巧 |
11 |
GD32 PCB 的后处理及批量的处理方法光绘的设置及输出技巧项目归类及总结 |
全部0条评论
快来发表一下你的评论吧 !