1
前面一篇淘板记中我们淘到了基于Zynq-7010的矿板,初步确认没问题。这块板子作为学习用到底怎么样,有什么资源,这一篇我们一探究竟。
网上下载的pcb文件和原理图,原理图应该是逆向的,和实物对照基本都能对上,主要的模块都是对的比较详细了,但是也有一些小的地方可能原理图没有,不影响使用。
其他地方还下载了kicad格式的pcb,ebit4205ad-pcbdoc.kicad_pcb
右键使用kicad打开该文件,PCB是4层设计。
CPU是zynq7000系列的zc7z010完整丝印是 CLG400ABX1725 D5432369A 1C
-1的速度等级。
文档Zynq-7000 SoC Data Sheet: Overview (DS190)可以看到该SOC的基本信息。
PS端:双核ARM Cortex-A9,-1的速度等级主频最高可达667MHz
PL端:Artix-7 FPGA,28K逻辑单元
引脚 CLG400的封装
em6gd16ewkg-12h
DDR3 SDRAM 2Gbit 128M x 16 1.5V 96-Pin FBGA
这里没有找到GD的手册找到的是GC的手册。
GD的容量是2Gbit,GC是1Gbit其他应该都是一样的。
12H可跑800M
电源来自VCC-DDR
型号W29N01HVSINA
66513L4002
716P
1G-BIT 3.3V
8位并口
PHY用的IP101GA
RJ45带LED
100M MII接口
25M晶体提供时钟,还接到了XOUT.0即Zynq的U18给PL提供时钟,此时需要焊接R1485(默认没有焊接)
同样的RXCLK和TXCLK也接到了Zynq的U14和U15可以给PL提供时钟
用的SGM706-SYS8
RESET.1复位以太网PHY芯片
RESET.0接PS的PS_POR_B复位Zynq
电源监控阈值电压2.93V
侧面两个轻触开关,默认只焊接了一个
默认10K下拉
官方的JTAG,有突出口的朝向电感那一边,如下图
DATA1和DATA2,DATA3都提供了12V输入引脚,参考丝印即可(见后面电源部分介绍),三组端口是PL端的引出信号。
未焊接的U72,不确定功能,看起来是VCC转VCC-DDR和VCC1(DDR上拉信号)的电源芯片
Y2 X3未焊接
Y2是32.768KHz晶体
X3是RTC芯片
未焊接
可以PS端 以太网PHY提供时钟,所以可以不要。
需至少焊接R1372(<50Ω)、有源晶振(3325封装,≤50MHz)、L29电感(可直连)。
PS的33.33MHz时钟
LED6有两个状态LED
J7为调试串口 接RXD TXD GND即可,VCC为3.3V最好不接,避免3.3V同时供电。
U30丝印ACGI,看起来是12V IN电压的监控,没查到手册
光耦用的PC817
电源VCC8来自于专用电源接口J4
带SPEED输入和PWM输出
DATA1~3接插件输入,背面有三个二极管
U28 U28分别是1.8V和1.9V的VCCA VCCP电源
U27 U22为VCC-DDR 1.5V和VCC 3.3V电源
U23 为XADC VP1电源,没有焊接
专用电源输入J4
可以通过6P接口供电,背面需要焊接D24
电源指示灯
在网络变压器旁边
LED1
以上可以看出板子配置和1000多的开发板配置差不多比那种最小系统板作为学习来说更合适。以太网,tf卡,DDR,NAND这些基本的接口都有,另外PL端也引出了三组IO方便扩展,后面根据需要可以自己再设计扩展板,扩展摄像头,HDMI等其他外设接口。
审核编辑 黄宇
全部0条评论
快来发表一下你的评论吧 !