初识IBIS模型

Hack电子 2023-07-14 2028

描述

半导体LSI的EDA模型之一是"IBIS模型"，完整称为Input/OutputBuffer Information Specification，是一个描述数字IC输入端和输出端电气特性的文本文件，在电路仿真中被广泛使用。IBIS模型由封装模型部分和缓冲器模型部分组成。

半导体

IBIS模型相较于SPICE模型较为简化，因此在分析上具有快速和易于使用的优点。然而，使用者也应重视确认模型是否符合分析目的的重要性。

1.IBIS模型的历史和分类

IBIS模型在1993年发布了1.1版本，已有近30年的历史。在这里，我们将解析其历史，然后对三种IBIS模型进行说明，分别是“传统的IBIS模型”、“IBIS-AMI模型”和“Power AwareIBIS模型”。

IBIS模型的历史

IBIS Open Forum成立于1993年，并发布了Version 1.1。

1991年成立PCI-SIG，为PCI总线制定规范。 1993年，首款Pentium问世。这是个人电脑普及的时代。

IBIS模型的定位

IBIS是为了实现“LSI供应商（IBIS模型创建者）”、“组装厂商（IBIS模型使用者）”和“EDA供应商”之间的三方互利关系而制定的。

IBIS模型的更新历史

以下是IBIS模型的修订历史。目前根据不同的需求，存在着传统的IBIS模型、IBIS-AMI模型和Power AwareIBIS模型这三种形式。

IBIS 1.0

IBIS 1.1 1993.06

IBIS 2.0 1994.06

IBIS 2.1 1995.12 通过扩展ECL、PECL、差分支持、引脚映射、V-T波形表等功能。

IBIS 3.0 1997.06

IBIS 3.1 1998.07

IBIS 3.2 1999.01 通过扩展模型选择器、封装模型、EBD描述、级联器件等功能。支持DriverSchedule功能。基本仿真功能几乎完全执行。

IBIS 4.0 2002.07

IBIS 4.1 2004.02

IBIS 4.2 2006.06 扩展波形数据、接收器门限等功能。传统IBIS模型的完善。扩展多语言模型（SPICE、Verilog-A、Verilog-AMS、VHDL-AMS等）。

IBIS 5.0 2008.08 出现应用于高速串行传输分析的IBIS-AMI模型。扩展Power awareIBIS、EMIParameter等功能。

IBIS 5.1 2012.08 更新IBIS-AMI等。

IBIS 6.0 2013.09 更新IBIS-AMI等。

IBIS 6.1 2015.09 更新IBIS-AMI（PAM4）等。扩展电源引脚、封装模型等功能。

IBIS 7.0 2019.03 支持互连模型，支持IBIS-AMI反向通道（Tx-Rx链接训练）等。

IBIS 7.1 2021.12 支持IBIS-AMI的DDR（直流偏移）功能，基板模型的高频功能（EMD描述），提升芯片和电源容量模型。

IBIS 7.2 2023.01 改善驱动再生仿真，支持PMAn（除PAM4之外）[例如USB4ver2-PAM3]，适用于DDR5时钟时间，改善EMD模型。

IBIS模型已经实现了向下兼容的功能，即使发布新版本。此外，IBIS模型中的版本表示（[IBISVer]）为6.1，但其内部可能由4.2的模型构成。

2.传统的IBIS模型

最初期的传统IBIS模型

最初的IBIS模型是为了有效分析单端电路而设计的。

半导体

传统IBIS模型的结构

传统的IBIS模型致力于以尽可能简洁的方式描述装置的特性。它通过以下三个特性对模型进行建模：

1.漏极-源极之间的导通电阻

2.上升/下降时间

3.容量（寄生容量）

半导体

导通电阻的表示

在IBIS模型中，我们根据实际集成电路的特性，使用TABLE形式（绘图曲线）来表示导通电阻，即电压V和电流I的关系。

半导体

上升/下降时间

最初的IBIS模型是用Volt per Sec(Ramp)的值来定义上升/下降时间的。然而，对于逐渐加快的信号，这种方式无法充分反映设备的特性。因此，为了更准确地表示波形，从2.1版本开始采用了TABLE形式的Waveform描述方法。

半导体

差分信号的适应性

随着信号速度的提高，差分信号的需求也逐渐增加。我们使用了[DiffPin]描述来模拟单线用的IBIS模型，以应对差分信号的需求（版本2.1）。

半导体

系列 [型号]

在差分端子中也存在着终端之间的相关特性。由于无法将单线用的IBIS模型直接转为差分信号的模式来表示相关特性，考虑到采用series[Model]来描述特性。在此期间，发布了各种形式的模型，但现在主要流行的是将单线描述直接转化为简单差分形式的模型。

半导体

通过预加重/强调来整形波形

当差分信号变得更快时，输出波形将进行预/反调制以进行波形整形。

半导体

传统IBIS模型中波形增强的表达

为了实现增强功能，Driver Schedule功能应运而生。通过移动多个缓冲区来实现操作，以表现强调波形。

半导体

Over-Clocking問題

传统的IBIS模型已经适应了信号速度的提高，通过适时地更新模型结构。然而，当信号速度达到约2Gbps时，Rise和Fall两个波形的时序出现了重叠，导致了过度时钟溢出的问题，使得信号的准确性变得困难。

半导体

为了解决这个问题，人们开始讨论下一代IBIS模型规范，并提出了各种方法，如Verilog-A、Verilog-AMS、SPICE等，直到最终确定了IBIS-AMI模型（版本4.1和版本4.2）。

IBIS-AMI模型

随着时间的推移，信号规范越来越快速。信号一直在快速发展，相应地波形的控制变得越来越复杂。

半导体

IBIS-AMI模型的特点

IBIS-AMI模型不再是传统的IBIS模型的扩展，而是全新创建的。它引入了卷积积分的概念，可以高速处理大量位运算器在高速信号中的流动。

半导体

通过编程描述，使得IC的操作描述变得容易，同时提高了保密性。随着速度的增加，仅仅调整IC的一个设置就可以显著改变波形，所以IC供应商希望保持校正方法的保密。

半导体

CTLE波形纠正

现在，数据传输速度已经提升至2Gbps以上，并且接收端配备了连续时间线性均衡器（CTLE）电路，可以对波形进行模拟校正和整形。CTLE的特性可以通过频率和分贝的关系来表示，类似于S参数。在IBIS-AMI模型中，这些校正特性也会被包含在模型提供的内容中。

半导体

通过Preshoot进行波形校正

以PCIExpress Gen3 (8Gbps/lane)为例，输出波形的IC芯片输入了一种名为Pre-shoot的先进版本的Pre/De-emphasis技术。

半导体

DFE波形校正

随着进一步加速，接收端集成电路不仅采用CTLE电路，而且更加侧重于通过1位单位进行数字化反馈来修正波形，同时还配备了判决反馈均衡器（DFE）。

半导体

自适应均衡器

最近，用于高速传输的集成电路已经能够自动判断最佳的均衡器值（自适应均衡器）。以前，在实测时需要手动更改仿真设置以便与集成电路寄存器的设置保持一致，但是IBIS-AMI模型可以仿真自适应均衡器，因此可以自动进行仿真。仿真工程师需要在了解这些预增强，预估器，CTLE，DFE和自适应均衡器的基础上，确认仿真设置是否正确。

半导体

Power Aware IBIS 模型

DDR内存和USB等差分串行传输一样，都在不断提高速度。虽然与差分串行传输相比似乎速度较慢，但由于总线布线中存在并行的64根等多个信号线，因此作为总线布线的传输速度是非常快的。

在总线布线中出现的问题

在总线布线中，多个信号驱动源同时工作。在这种情况下，共同连接的电源线路会产生巨大的噪音和同时切换噪音。电源波动导致信号波形也发生变动，因此，在总线布线时需要考虑电源波动，并使用Power Aware IBIS模型来表示波形的变化。

半导体

Power Aware IBIS 模型的构成

Power Aware IBIS模型在传统的IBIS模型的基础上增加了[Composite Current]、[ISSO PU]、[ISSO PD]等关键词来进行表示。每个关键词通过TABLE形式来表达I-t、V-I、V-I特性，以表现电源噪声和电路特性。

审核编辑：汤梓红

打开APP阅读更多精彩内容