ESP32_C3芯片上手使用指南

冬至子 2023-07-28 2029

电子说

1.3w人已加入

目前bsp/ESP32_C3芯片已支持使用scons进行编译，不再使用之前的idf.py编译。

主要改进点

为了实现利用scons来编译RT-Thread，主要进行了以下改进：

1、在github.com/RT-Thread-packages/esp-idf中增加SConscript编译配置文件。

2、修改了github.com/RT-Thread/rt-thread/tree/master/bsp/ESP32_C3中的Sconscript文件。

环境搭建及编译

下载 RISC-V 工具链：

tar xf riscv32-esp-elf-gcc11_2_0-esp-2022r1-RC1-linux-amd64.tar.xz

配置工具链的路径：

在rtconfig.py文件中将RISC-V工具链的本地路径添加到EXEC_PATH变量中，或者通过设置 RTT_EXEC_PATH环境变量指定路径，例如：

export RTT_EXEC_PATH=/opt/riscv32-esp-elf/bin

编译

安装 esptool 用于转换 ELF 文件为二进制烧录文件：

pip install esptool

在 Linux 平台下执行以下命令进行配置：

scons --menuconfig

它会自动下载env相关脚本到~/.env目录，然后执行：

source ~/.env/env.sh
cd bsp/ESP32_C3/
pkgs --update

它会自动下载RT-Thread-packages/esp-idf和RT-Thread-packages/FreeRTOS-Wrapper，更新完软件包后，执行 scons 来编译这个板级支持包。

如果编译成功，将生成rtthread.elf、rtthread.bin文件。

下载烧录

1、烧录工具下载

当前bsp测试使用flash_download_tool_3.9.4工具进行烧录无误。

2、烧录工具配置

芯片型号选择ESP32-C3。

将二进制文件与偏移地址配置如下：

RISC-V

其中bootloader.bin和partition-table.bin可在bsp/ESP32_C3/builtin_imgs文件夹下找到，配置完成后截图如下，之后点击START即可下载。

RISC-V

运行截图

RISC-V

打开APP阅读更多精彩内容