FPGA实现ISP常见2D去噪的方法

HONTECPCB 2023-08-30 1998

可编程逻辑

1366人已加入

描述

一. 2D 去噪介绍

ISP中通常包括对图像的去噪，英文名称为Image Denoising。是指的对数字图像中的噪声进行消除或减少的过程。2D去噪指的是对单帧图像进行帧内降噪处理，而3D去噪则需要关联前后帧。本文仅介绍几种常见的基于滤波器的方法的2D去噪：均值滤波、高斯滤波、中值滤波。

二. 均值滤波

均值滤波是一种典型的线性滤波算法。原理很简单，以当前处理像素为中心，取n x n大小的图像矩阵，求出该矩阵内的像素的均值替代该像素，如此遍历整个图像，即可完成整幅图像的均值滤波。

以5x5的滤波矩阵为例，算法示意图如图2-1所示。

仿真器

图2-1 均值滤波原理示意图

均值滤波的FPGA实现框图如图2-2所示，以行方式输入的图像信号通过line_cache处理后,以5行的形式输出，输送至avg_filter_process进行5x5的滤波处理。以图像大小1080P,像素深度为12bit灰度为例，用于缓存的RAM大小为1920x48（深度1920，宽度12x4）。

仿真器

图2-2 均值滤波FPGA实现框图

line_cache每进来一行,会将缓存在RAM_1920x48中的前4行的像素逐个取出,加上新输入的一行图像,组成一个个5x5的矩阵,并组成新的4行数据(48bit)写入RAM_1920x48中,准备给下一行使用。此过程中需要对图像上下左右的边界进行边界处理，即输入图像大小为1924x1084。然后对5x5的矩阵的矩阵相加再除25。除操作通常转换为近似的乘操作，如该代码中会乘以2641（1/25*2^16），再将结果右移16位。

仿真结果见图2-3、图2-4。

仿真器

图2-3 均值滤波仿真图1

仿真器

图2-4 均值滤波仿真图2

效果对比图如图2-5，左边为原图，右边为均值滤波后的结果。

仿真器

图2-5 均值滤波效果对比图

基于5x5的均值滤波会引入两行的延时。基于Xilinx 7A50T的资源占用如图2-6所示。

仿真器

图2-6 资源占用情况

三. 高斯滤波

高斯滤波就是对整个图像进行加权平均的过程，每一个像素点的值，都由其本身和邻域内的其他像素值经过加权平均后得到。高斯滤波的具体操作是：用一个模板（或称卷积、掩模）扫描图像中的每一个像素，用模板确定的邻域内像素的加权平均灰度值去替代模板中心像素点的值。

高斯滤波的公式为：f(x)=aexp [-(x-m)^2/2σ^2]

其中,a是常数,m是均值,σ是标准差。

本文介绍基于Xilinx FPGA实现的5x5的滤波，处理的图像是bayer图像，并且对bayer图像中的R、Gr、B、Gb四个通道分开进行处理。以bayer图像中的一个像素进行高斯滤波为例，处理过程：首先以目标像素为中心取出一个9x9的像素阵列，再在该9x9像素阵列的基础上取出一个5x5的像素阵列，然后将像素阵列中的像素值与对应的滤波系数相乘，再将所有值相加，最后将所得的值除以滤波系数之和，相除所得的值就是高斯滤波的结果。

仿真器