国产RK3568J基于FSPI的ARM+FPGA通信方案分享

近年来，随着中国新基建、中国制造 2025 规划的持续推进，单 ARM 处理器越来越难胜任工业现场的功能要求，特别是如今能源电力、工业控制、智慧医疗等行业，往往更需要 ARM + FPGA 架构的处理器平台来实现例如多路 / 高速 AD 采集、多路网口、多路串口、多路 / 高速并行 DI/DO、高速数据并行处理等特定功能，因此 ARM + FPGA 架构处理器平台愈发受市场欢迎。

ARM + FPGA 架构能带来性能、成本、功耗等综合比较优势，ARM 与 FPGA 既可各司其职，各自发挥原本架构的独特优势，亦可相互协作处理更复杂的问题。

ARM + FPGA 常见的通信方式有 PCIe、FSPI、I2C、SDIO、CSI 等，今天主要介绍基于 FSPI 的 ARM + FPGA 通信方式。

FSPI 总线特点介绍

FSPI(Flexible Serial Peripheral Interface) 是一种高速、全双工、同步的串行通信总线，在 RK3568 处理器中就有 ESPI 控制器，可用来连接 FSPI 设备。它具备如下特点：

- 支持串行 NOR FLASH、串行 NAND FLASH

- 支持 SDR 模式

- 支持一线、二线以及四线模式

相比 PCIe 而言，FSPI 可较好实现 “小数据 - 低时延”、“大数据 - 高带宽” 要求。另外，在与 FPGA 通信的时候，用户往往更喜欢选用 FSPI 接口还有如下原因：

-使用低成本 FPGA即可实现高速通信，而具备 PCIe 接口的 FPGA 成本则成倍增长。

- 具备 PCIe 接口的 FPGA 功耗往往较大，而低成本 FPGA功耗较小。一般而言，低功耗器件的使用寿命也将更长。

基于 FSPI 的 ARM + FPGA 通信实测数据分享

硬件方案一：创龙科技 TL3568F-EVM 评估板 (RK3568J + Logos-2)。

实测数据：写速率 20MB/s+，最高 24MB/s，误码率 0%；读速率 26MB/s+，最高 30MB/s，误码率 0%。

TL3568F-EVM 评估板简介：

创龙科技 TL3568F-EVM 是一款基于瑞芯微 RK3568J/RK3568B2 四核 ARM Cortex-A55 处理器 + 紫光同创 Logos-2 PG2L50H/PG2L100H FPGA 设计的异构多核国产工业评估板，由核心板和评估底板组成，ARM Cortex-A55 处理单元主频高达 1.8GHz/2.0GHz。核心板 ARM、FPGA、ROM、RAM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率 100%。同时，评估底板大部分元器件亦采用国产工业级方案。

硬件方案二：创龙科技 TL3568-EVM 评估板 (RK3568) + TLA7-EVM 评估板 (Artix-7)

实测数据：写速率 52.563MB/s，读速率 67.387MB/s，误码率高。

备注：由于该测试受限于飞线连接方式，因此在 150MHz 通信时钟频率下测得误码率过高，测试结果仅供参考。

基于 FSPI 的 ARM + FPGA 通信案例详解

下文主要介绍基于瑞芯微 RK3568J（硬件平台：创龙科技 TL3568-EVM 评估板）与 Xilinx Artix-7（硬件平台：创龙科技 TLA7-EVM 评估板）的 FSPI 通信案例，按照创龙科技提供的案例用户手册进行操作得出测试结果。

同时基于Linux和Linux-RT系统进行测试，得到 “小数据 - 低时延”、“大数据 - 高带宽” 的测试数据。

spi_rw 案例

（1）案例说明

案例功能：ARM 端运行Linux 系统，基于 FSPI 总线对 FPGA BRAM 进行读写测试。

ARM 端实现 SPI Master 功能，原理说明如下：

a) 打开 SPI 设备节点，如：/dev/spidev4.0。

b) 使用 ioctl 配置 FSPI 总线，如 FSPI 总线极性和相位、通信速率、数据长度等。

c) 选择模式为单线模式、双线模式或四线模式。当设置 FSPI 总线为双线模式时，发送数据为单线模式，接收数据为双线模式；当设置 FSPI 为四线模式时，发送数据为四线模式，接收数据为四线模式。

d) 发送数据至 FSPI 总线，以及从 FSPI 总线读取数据。

e) 校验数据，然后打印读写速率、误码率。

FPGA 端实现 SPI Slave 功能，原理说明如下：

a) FPGA 将 SPI Master 发送的数据保存至 BRAM。

b) SPI Master 发起读数据时，FPGA 从 BRAM 读取数据通过 FSPI 总线传输至 SPI Master。

图 2 ARM 端程序流程图

（2）测试结果

ARM 通过 FSPI 总线（四线模式）写入 4Byte 随机数据至 FPGA BRAM，然后读出数据、进行数据校验，同时打印 FSPI 总线读写速率和误码率。

最终，本次测试设置 FSPI 总线通信时钟频率为 24MHz，则四线模式的理论通信速率为：(24000000 / 1024 / 1024 / 8 x 4)MB/s ≈ 11.44MB/s，从下图可知，本次实测写速率为 0.048MB/s，读速率为 0.182MB/s，误码率为 0%。

图 3

备注：以上案例硬件采用飞线方式进行连接，需将 FSPI 总线通信时钟频率设置为较低的 24MHz，并且需设置较小的测试数据量（会导致实测速率偏低），否则会产生误码现象。如使用创龙科技 TL3568F-EVM 评估板 (RK3568J + Logos-2) 硬件平台进行测试，则无误码的通信速率将大幅提升。

若设置 FSPI 总线通信时钟频率为 150MHz，ARM 通过 FSPI 总线写入 1MByte 随机数据至 FPGA BRAM，然后读出数据，循环 100 次，不做数据检验，最后打印 FSPI 总线读写速率和误码率。

最终，本次测试设置 FSPI 总线通信时钟频率为 150MHz，则 FSPI 四线模式理论通信速率为：(150000000 / 1024 / 1024 / 8 x 4) MB/s ≈ 71.53MB/s。从下图可知，本次实测写速率为 52.563MB/s，读速率为 67.387MB/s，比较接近理论通信速率。

图 4

备注：由于本次测试受限于飞线连接方式，因此在 150MHz 通信时钟频率下测得误码率过高，测试结果仅供参考。

rt_spi_rw 案例

（1）案例说明

案例功能：ARM 端运行Linux-RT 系统，基于 FSPI 总线对 FPGA BRAM 进行读写测试。

ARM 端实现 SPI Master 功能，原理说明如下：

a) 打开 SPI 设备节点，如：/dev/spidev4.0。

b) 使用 ioctl 配置 FSPI 总线，如 FSPI 总线极性和相位、通信速率、数据长度等。

c) 选择模式为单线模式、双线模式或四线模式。当设置 FSPI 总线为双线模式时，发送数据为单线模式，接收数据为双线模式；当设置 FSPI 为四线模式时，发送数据为四线模式，接收数据为四线模式。

d) 发送数据至 FSPI 总线，以及从 FSPI 总线读取数据。

e) 校验数据，然后打印读写速率、误码率。

FPGA 端实现 SPI Slave 功能，原理说明如下：

a) 将 SPI Master 发送的数据保存至 BRAM。

SPI Master 发起读数据时，FPGA 从 BRAM 读取数据通过 FSPI 总线传输至 SPI Master。

图 5 ARM 端程序流程图

（2）测试结果

ARM 通过 FSPI 总线写入 4Byte 随机数据至 FPGA BRAM，然后读出数据、进行数据校验，同时打印 FSPI 总线读写速率和误码率。最终，本次测试设置 FSPI 总线通信时钟频率为 24MHz，则 SPI 四线模式理论通信速率为：(24000000 / 1024 / 1024 / 8 x 4)MB/s ≈ 11.44MB/s。

从下图可知，本次实测写速率为 0.179MB/s，发送最大耗时为 46us，最小耗时为 20us，平均耗时为 20us，误码率为 0%；读速率为 0.187MB/s，发送最大耗时为 46us，最小耗时为 19us，平均耗时为 40s，误码率为 0%。

图 6

备注：以上案例硬件采用飞线方式进行连接，需将 FSPI 总线通信时钟频率设置为较低的 24MHz，并且需设置较小的测试数据量（会导致实测速率偏低），否则会产生误码现象。如使用创龙科技 TL3568F-EVM 评估板 (RK3568J + Logos-2) 硬件平台进行测试，则无误码的通信速率将大幅提升。

审核编辑 黄宇