互补场效应晶体管的结构和作用

文章来源：半导体与物理

原文作者：jjfly686

随着半导体技术不断逼近物理极限，传统的平面晶体管（Planar FET）、鳍式场效应晶体管（FinFET）从平面晶体管到FinFET的演变，乃至全环绕栅或围栅（GAA, Gate-all-Around）全环绕栅极晶体管(GAAFET)等先进结构，在减少漏电、降低功耗方面虽然取得了显著成就，但进一步微缩的挑战日益显现。为了延续摩尔定律的发展趋势，并满足未来高性能计算的需求，业界正积极研发下一代晶体管架构——互补场效应晶体管（Complementary FET, CFET）。  

一、为什么需要CFET？

在过去的几十年里，传统的平面晶体管（Planar FET）、鳍式场效应晶体管（FinFET），乃至全环绕栅或围栅（GAA, Gate-all-Around）等先进结构,你始NMOS与PMON都是在一个平面上制造，这样无形减少了晶体管密度。在这种背景下，CFET则使用了NMOS与PMOS垂直空间上叠加。它不仅能够在更小的空间内实现更高的晶体管密度，还能够实现更佳的性能。

二、CFET的结构

下图左图为FinFET的俯视结构图，中间为GAA的俯视图，GAA的NMOS与PMONS间距小于FinFET，但是再去减小NP间距的难度是极大的，所以CEFT就应运而生。如下图最右CEFT俯视结构，其中NMOS与PMOS两种不同导电类型的晶体管被垂直堆叠在一起，而不是像之前的逻辑工艺那样位于同一平面上，很大程度上增加了晶体管集成的密度。

三、CFET的作用

增强电流驱动能力：通过优化晶体管的设计和布局，CFET互联可以实现更低的电阻和更高的电流导通能力，这对于提升芯片的工作速度有很大的提升。

改善短沟道效应：在纳米尺度下，传统晶体管结构面临的主要问题是短沟道效应，这会导致漏电流增加及开关性能下降。而CFET采用的垂直堆叠结构能够有效缓解这些问题。

四、CFET有哪些提升？

工艺尺寸微缩：IMEC的研究表明，凭借CFET晶体管技术，2032年将有望进化到5埃米（0.5nm），2036年则可能达到2埃米（0.2nm）。此外，CFET重新设定了缩放限制，因为nFET和pFET堆叠在一起，器件之间的np间距变为垂直而非水平，使得片材更宽，从而允许更大的有效沟道宽度。

高性能与低功耗：在相同的功耗条件下，N2制程下的CFET相比于N3制程下的GAA纳米片晶体管，速度提升了约15%；而在相同的速度条件下，功耗则减少了大约30%，并且集成度达到了1.15倍。新的N2平台还采用了迄今为止最密集的SRAM后端互连（~38Mb/mm²）。