74ls273应用电路图大全（七款74ls273串行显示/共阳LED数码显示/端口扩展电路）

屈育成 2018-04-28 22717

IC应用电路图

491人已加入

描述

　　74ls273应用电路图一：串行显示电路

　　74LS273是八D触发器。8个单边输出的触发器，缓冲时钟和直接清除输入，数据独立输入到各触发器。

　　多位LED显示时，常将所有位的段选线并联在一起，由一个8位I/O口控制，也可采用并行扩展口构成显示电路，通常，需要扩展器件管脚的较多，价格较高。在本测量仪中，为了节约I/O口资源，采用了由Max7219芯片构成的串行显示方式。Max7219是串行输入，输出共阴极显示驱动电路，可直接与单片机的3条I/O线接口，特别适用于I/O口线少的系统，并且可以程序控制数码管的亮度。在本设计中，采用P3.3~P3.4三条线经74LS273锁存后与Max7219相连接，P3.3、P3.4锁存后分别作为7219串行数据输入信号DIN和时钟信号 CLK，P3.5输出口锁存作为LOAD信号。具体硬件线路图见图。

74LS273

　　主要硬件连接图

　　74ls273应用电路图二：8位共阳LED数码显示电路

　　图5为8位共阳LED数码显示电路，图中例叭义7219引脚DIGO一DIG7位码线分别接8片74LS273锁存器11（C的脚锁存控制端，相当于片选信号；段码线5EGA一SEGG和SEGOp以数据总线形式接在8片74LS273触发器器的00一07输入端；当DIGO一OIG7片选信号某一位是低电平时，数据总线00一07为对应的段码数据；当片选信号11（C哟脚有一个上升沿，立即锁存输入脚的电平状态，并立即呈现在输出脚QO一Q7上锁存：DIGO一OIG7片选低电平信号循环扫描，将要显示的数据段码，分别送入对应的触发器锁存。

　　ULN2803接收74LS273锁存器输出信号，实现对数码管的驱习显示。ULN28O3集电极开路输出口上挂共阳数码管的段码弓｝脚，共阳数码管公共弓｝脚接电源正极。当74LS273锁存器输出高电平时，ULN2803驱动数码管对应段码亮，反之灭。

　　74ls273应用电路图三：遥控抢答器主电路

　　下图为遥控抢答器主电路。当接收器接收到遥控发射器的信号后，将相应的编码数据输入到D触发器74LS273（1）的输入端，与此同时，74LS273（2）的CP端利用接收器输出的VI信号上升沿将Do端的高电平输出到Qo端，Qo由低电平转换为高电平，将Qo信号的跳变作为74LS273（1）的时钟信号使接收器输出的编码数据输出至74LS273（1）的输出端，并保持锁定状态，译码器将BCD码数据信号译码后在LED上显示。

74LS273

　　若要再次抢答，则需清零和消锁。用遥控方式清零，方法很简单，将接收器的C、D信号通过与非门作为控制信号，接到两触发器的CR端，当主持人使用复位遥控器时，接收器输出“1100”，两触发器清零，触发器74LS273（1）的CP端恢复低电平，锁定状态解除，下一次抢答准备就绪。

　　74ls273应用电路图四：三态门接口芯片

　　一个典型的三态门接口芯片（74LS244）如图所示。从图中不难看出该芯片由8个三态门构成，其中每4个三态门由一个控制端来控制。当控制端有效时（低电平），三态门导通；当它们为高电平时，相应的三态门呈现高阻状态。在图6.1中，三态门74LS244采用部分地址译码——地址线A1和A0未参加译码，故它所占的地址为83FCH~83FFH。我们可以用其中任何一个地址，而其他重叠的3个地址空着不用。

74LS273

　　74ls273应用电路图五：单片机系统功能实现

　　89C51及74LS273、74LS244组成的单片机系统功能实现。

74LS273

　　（1）编写显示程序，显示“123456”。

　　（2）编写主程序，功能为：当有键按下（0~7号）时，都显示键号；无键按下，保持原有显示状态。

　　74ls273应用电路图六：74LS273实现端口扩展

　　下图采用74LS273实现端口扩展，P2.1与WR信号组成锁存信号，具体电路连接如图所示。

74LS273

　　74ls273应用电路图七：数据接收电路

　　数据接收电路就是要在正确的时序上将所需的数据进行提取，还要实现将电路工作状态传送回总线，以便总线决定是否发送下组数据的功能。由于PC104总线最高支持约8MHz的时钟频率，而受控设备所需的2FSK信号频率为几千赫兹，因此这里只用8位数据总线就完全能够满足要求。

　　总线接收电路如图所示。其中SD0～SD9，SA0～SA9是从总线发来的数据、地址信号，SELO～SEL3为分路选择信号，ANSWER0～ANSWER3为FPGA的状态返回信号，由于总线速度要比2FSK输出速度高得多，因此，总线要对FPGA数据缓存器是否为空进行查询，当FPGA没有完成数据转换时，总线要等下个周期，直到状态返回信号显示FPGA内部为空时，总线才可以发送下组数据到FPGA。74LS273负责将每路的数据分别进行锁存，4路数据共使用4个。OUT1D0～D7为第一路8位数据输出，LOCK0为其控制信号，表示数据的更新。

74LS273

打开APP阅读更多精彩内容