1
本文档的主要内容详细介绍的是VHDL程序的并行语句如何应用详细实验资料说明。
一、 实验目的1. 巩固编译、仿真VHDL文件的方法2. 掌握VHDL程序并行语句的应用
下面是8421BCD-余3码转换电路的真值表,应用VHDL并行语句设计一个8421BCD-余3码转换电路并通过编译与仿真。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !