1
本文档的主要内容详细介绍的是FPGA视频教程之Verilog语法基础的详细资料说明。
知道Verilog HDL语言的起源。理解语言基础。
使用Verilog HDL构建模块(设计单元),包括模块、端口、处理和分配等。
能够 对代码类型进行建模,包括行为代码类型和结构代码类型。
理解Verilog HDL设计方法,以及仿真模型和综合模型之间的不同。
简单的verilog实例
1.一个简单的与门逻辑实现a=b&c;
2.四位的计数器,在时钟节拍的控制下实现0-15循环计数,并将计数结果输出;
概要
Verilog HDL简介
Verilog HDL模型的基本结构
Verilog HDL模块的组成
端口
数据类型
赋值
操作符
行为建模
连续赋值
进程模块
任务和函数
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !