1
本文档的主要内容详细介绍的是FPGA视频教程之学习FPGA选择verilog还是vhdl详细资料说明
设计复杂数字系统的工具和手段两种硬件描述语言:Verilog 和VHDL
●VHDL
比VerilogHDL早几年成为I EEE标准;语法/结构比较严格,因而编写出的模块风格比较清晰;比较适合由较多的设计人员合作完成的特大型项目(一百万门以上)。
●Verilog HDL
较多的第三方工具的支持语法结构比VHDL简单学习起来比VHDL容易仿真工具比较好使测试激励模块容易编写
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !