1
本文档的主要内容详细介绍的是FPGA的视频教程之Verilog模块中的信号详细资料说明。
Ver ilog模块中的信号
只有两种主要的信号类型:
寄存器类型: reg
在always块中被赋值的信号,往往代表触发器,但不一定是触发器。
连线类型: wire
用assign关键词指定的组合逻辑的信号或连线
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表德赢Vwin官网 网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
全部0条评论
快来发表一下你的评论吧 !