如何在Vitis中把设置信息传递到底层的Vivado

本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado。

对于Vivado实现阶段策略的指定：

--vivado.impl.strategies

举例设置需要尝试的实现策略：

--vivado.impl.strategies "Performance_Explore,Area_Explore"

对应configure文件的内容:

#Vivado Implementation Strategies

[vivado]

impl.strategies=Performance_Explore,Area_Explore

在Vivado中可以建立多个基于相同的综合结果不同策略的impl run来尝试在单次运行获取更好的结果，而过去的Vitis一直以来只能支持单一的策略。这里我们可以看到Vitis 2020.2已经可以支持同时在一个run中选择多个策略进行尝试, 不同策略用逗号隔开，工具会自动选择先满足时序的策略来直接后续的步骤并生成XCLBIN文件。

如需等待所有策略都跑完再挑最好的结果，可以设置 --advanced.compiler 参数

[advanced]

param=compiler.multiStrategiesWaitOnAllRuns=1

在Vivado工程中，可以看到有三个impl runs，一个default策略和另两个用--vivado.impl.strategies 添加的 Performance_Explore和Area_Explore策略。

对于Vivado仿真阶段选项的指定

举例：意图在仿真xelab阶段覆盖原有的timeunit, 在Vivado中需要执行以下的命令: (关于仿真选项的具体含义，请参考UG900)

UG900 https://www.xilinx.com/support/documentation/sw_manuals/xilinx2021_1/ug9...

set_property -name {xsim.elaborate.xelab.more_options} -value {-override_timeunit -timescale 1ns/1ps} -objects [get_filesets sim_1]

相应的v++ --link 的选项:

--vivado.prop=fileset.sim_1.xsim.elaborate.xelab.more_options={-override_timeunit -timescale 1ns/1ps}

对于Vivado综合阶段选项的指定

Vitis加速kernel设计实际是一个DFX的设计(关于DFX的内容可以参考UG909)，平台的逻辑属于静态逻辑，其布局布线事先就已经完成且锁定. 包含kernel的逻辑属于动态部分，需要单独做out-of-context综合并连接到平台的既有网表中做in-context 实现。

UG909：https://www.xilinx.com/support/documentation/sw_manuals/xilinx2021_1/ug9...

加入我们期望对于这部分逻辑综合采用 AreaOptimized_medium Directive，需要执行的Vivado命令如下：

synth_design -top ulp -part xcu200-fsgd2104-2-e -mode out_of_context   -directive AreaOptimized_medium

对应的V++ --link选项是：

vivado.prop=run.my_rm_synth_1.STEPS.synth_DESIGN.ARGS.DIRECTIVE=AreaOptimized_medium

注意：在这里synht run的的名字是my_rm_synth_1，可能随着Vitis版本或者平台有变化，使用的时候需要注意是否需要做相应的修改.

在底层Vivado工程的synth run的log文件中可以看到综合的Directive已经成功改为之前设置的值AreaOptimized_medium

其他的Vivado属性指定:

--export_script/--custom_script: 导出脚本/使用用户脚本定制编译和连接的过程

--remote_ip_cache: 指定远程IP Cache 目录

--no_ip_cache: 关闭IP Cache

总结：在这里介绍了通过Vitis选项将各类Vivado的设置传递到底层Vivado工程的方法并举例说明, 希望能帮助用户在Vitis侧能很精细地控制Vivado的各类属性。

　　审核编辑：汤梓红

阅读全文

Vivado(64977) Vivado(64977)
Vitis(7071) Vitis(7071)

Vivado 实现

先给大家简单快速地介绍一下 Vivado 集成设计环境，即 IDE。当打开 Vivado 工程后，会有一个工程概要，向您介绍工程的设置、警告和错误信息以及工程的一般状态。

2012-04-25 09:00:43

6406

如何在 Vivado中完成平台准备工作——创建硬件设计

装加速平台；第 4 部分：在 Vitis 中测试定制加速平台）。在本文中，我们将讲解如何在 Vivado Design Suite 中完成平台准备工作，以便将其用作为 Vitis 中的加速平台。您既可以采用已确认的成熟设计作为平台，这样只需稍作增强便可灵活运用于加速软件功能，或者也可以采用仅含加速所

2020-09-26 11:29:43

3451

Vitis里如何创建嵌入式软件工程

1). Windows 10 2). Vitis 2019.2 3). MicroZed 3. Vivado工程导出XSA文件在 MicroZed 2019.1 BSP 下载MicroZed的Petalinux BSP。解压后，使用Vivado 2019

2020-11-04 12:03:25

5065

如何把赛灵思SDK工程移植到Vitis

从 2019.2 版开始，赛灵思 SDK 开发环境已统一整合到全功能一体化的 Vitis 统一软件平台中。马上开始将工程从赛灵思 SDK 移植到 Vitis 吧。 Vivado 工程升级工程

2020-11-09 16:57:12

2279

如何在Vitis中把设置信息传递到底层的Vivado

在Vitis完成这个过程的底层，实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时，我们需要在Vivado中分

2022-08-02 08:03:38

1016

Vitis怎么使用？

安装完成了，所以是灰色状态。创建platform工程vivado->tools->launch vitis ide选择工作路径先创建一个 platform project，填写工程名选择

2020-12-23 17:10:37

Vitis的使用教程

在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

2021-02-04 07:09:50

Vivado中怎么设置状态机安全模式

在ISE中可以设置状态机安全模式 safe impementation模式，但是在Vivado中有没有类似的设置？我现在一段代码中可以跑到else，但是偶尔会跑不到ifs_state_4这个状态机。。有大佬知道是为什么么？

2020-11-09 15:25:41

Vivado工程源码大瘦身

…。（不同Vivado版本可能Write Tcl菜单位置会有不同，但是都在File菜单中）弹出的WriteProject to Tcl文件夹，在Output File中设置当前工程路径，并输入.tcl为后缀

2020-08-17 08:41:25

Vivado硬件平台更新后Vitis工程如何更新

源文件，之后Clean，再之后Build（Ctrl + B）。　　注：中间会弹出来一个错误的提示，不用理会，等待工程编译完成，错误提示就不存在了。　　　　更改目录后vitis工程需要重新加载平台　　在建

2021-01-15 16:46:02

vitis和vivado有什么区别和联系呢？

vitis和vivado有什么区别和联系呢

2023-10-16 07:55:35

底层的走线无法加宽

电源线顶层过孔到底层，，，顶层的可以，，但到底层了就不可以了，，底层的哪里设置规则了吗???求解。。

2012-11-29 11:36:50

FPGA高层次综合HLS之Vitis HLS知识库简析

，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将这部分开源出来了。Vitis HLS是Vitis AI

2022-09-07 15:21:54

LabVIEW模板匹配位置信息导出

大家好，我在利用ni vision assistant生成的模板匹配界面时，想要将每一个匹配物体的位置信息导出到word或者Excel，但是他这个匹配个数不确定，怎么样把匹配到的所有物体信息导出呀？利用哪些编程？谢谢大家了

2024-03-11 20:22:18

STM32F103配置信息的怎样的？

STM32F103配置信息的怎样的？

2021-11-29 06:19:20

TESTSTAND自带的报表中 UUT Result的底层参数传递

TESTSTAND自带的报表中有 UUT Result这一项（见下图），现在需要在自制的excel报表里用到 UUT Result，想知道它的底层参数是什么，怎么传递的

2015-11-08 20:06:20

【KV260视觉入门套件试用体验】+02.开发环境安装Vitis/Vivado（zmj）

【KV260视觉入门套件试用体验】+02.开发环境安装Vitis/Vivado（zmj）本篇主要介绍在CentOS-7.9安装Vitis2022.2（包括Vivado2022.2）的安装。注意

2023-08-27 21:22:34

【KV260视觉入门套件试用体验】Vitis AI 构建开发环境，并使用inspector检查模型

FFT运算（Vivado）四、硬件加速之—使用PL加速矩阵乘法运算（Vitis HLS）五、Vitis AI 构建开发环境，并使用inspector检查模型六、Vitis AI 进行模型校准和来

2023-10-14 15:34:26

【KV260视觉入门套件试用体验】Vitis-AI加速的YOLOX视频目标检测示例体验和原理解析

本文将介绍如何使用Vitis-AI加速YOLOX模型实现视频中的目标检测，并对相关源码进行解读。由于演示的示例程序源码是Vitis-AI开源项目提供的，本文演示之前会介绍所需要的准备工作。演示之后

2023-10-06 23:32:47

【KV260视觉入门套件试用体验】五、VITis AI (人脸检测和人体检测)

都已编译到预构建的 Vitis AI 开发板镜像中。您可直接运行示例。如有新程序，请在主机侧对其进行编译并将可执行程序复制到目标。 1. 使用 scp 命令将

2023-09-26 16:22:43

【KV260视觉入门套件试用体验】六、VITis AI车牌检测&车牌识别

sample_platedetect.jpg “Plate Detection”（车牌检测）库使用 DenseBox 神经网络来检测车牌。输入是由 SSD 检测到的车辆图片，输出是包含车牌位置信息的结构

2023-09-26 16:28:10

使用Vitis HLS创建属于自己的IP相关资料分享

Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将这部分开源出来了。Vitis

2022-09-09 16:45:27

使用Vitis 在EBAZ4205（ZYNQ）矿机上实现"Hello World！"

。3.Vitsi 开始调试在 Vivado 2019.2 中启动 Vitis 的方式与我现在用的 vivado 2017.4 有些不一样，当然这一点也不清楚是在 2019.2 版本中做的改变还是在2018版本

2020-03-06 22:59:12

保存模块在Vivado中的位置

在我们的设计中，Vivado实现结果因运行而异。我们想要从“最佳”实现中锁定两个模块的放置信息。然后将其保存以备将来运行。我们知道这可能与pblock和分层设计有关。但是，分层设计文档并不十分

2018-10-18 14:36:14

四层板PCB工艺如何将内层走线引到底层

我要设计一个四层的PCB板子，底层用于焊接面（全部做成BGA焊盘），也就是底层用作元件的BGA焊盘，焊盘上不想有孔。我暂时考虑用盲孔，然后用铜填孔$ L& P0 k. m" T8 SI4 m" q, b' @9 E请教大家有什么更好的办法把顶层或内层走线引到底层，谢谢。

2014-10-28 16:27:36

在vivado中修改了DTCM的大小后，如何在nuclei studio中对应地修改内存的大小？

请问在vivado中修改了DTCM的大小后，如何在nuclei studio 中对应地修改内存的大小？

2023-08-16 06:54:10

在PCB中怎样快捷地将器件从顶层移到底层

在PCB中怎样快捷地将器件从顶层移到底层，我想移很多元件，目前只会右键点元件，然后在选择bottomlayer,这种方法只适合单个元件，我想移很多元件，有没有更好的方法？

2014-11-19 10:31:02

如何在vivado开发教程？

本文介绍如何在 vivado 开发教程，创建新工程的基础上, 使用IP集成器, 创建块设计。

2021-02-23 07:02:27

如何在AudioService中把音量设置到最小呢

如何在AudioService中把音量设置到最小呢？

2022-03-03 06:25:28

如何在Linux中设置XILINX变量？

当我试图在Ubuntu的Synplify中调用xilinx for P＆amp; R时，它说XILINX变量尚未设置。我把它分配到vivado中的bin文件夹，但似乎是错误的。看起来Synplify

2018-12-19 11:04:40

如何在VMware中安装ubuntu 16.04？

如何在VMware中安装ubuntu 16.04如何安装Vitis AI几个常见的docker指令

2021-02-24 06:24:00

如何在Virtex 7板上正确设置用户时钟？

）IOStandard类型 - I / O端口clk是单端但具有LVDS的IOS标准，只能支持差分信息：[Vivado 12-3199] DRC完成了1个错误谁能让我了解如何在Virtex 7板上正确设置用户时钟

2020-03-30 09:51:26

如何在多个页面之间传递数组

如何在多个页面之间传递数组收录日期 : 2000-08-21  可以把数组转化成字符串，作为一个参数来传递： - file1.php &lt

2009-01-11 09:25:19

如何使用vivado在verilog中传递shell命令

大家好，我试图在verilog文件中将命令传递给系统。（在最初的开始循环中）我尝试使用$ system命令行。它现在处于verilog标准，但它似乎不适用于vivado。谁知道怎么做？这是我想要

2020-05-22 15:23:42

如何使用vivado在zedboard上进行VITA传递

你好，我正在使用vivado 2013.3我试图在zedboard上进行VITA传递，但是当我生成一个比特流时，我已经在这条消息的末尾列出了问题（我有一个视频评估许可证）和图像处理）错误信息：信息

2020-05-20 12:50:42

如何将RTT移植到Vitis2019.2工程中呢

，和/libcpu/arm/zynqmp-r5，/src源码，/include头文件，以及/components中的必要组件。我正确的设置了各头文件的工程路径，但在Vitis2019.2工程中Build时报错大量错误，大多都是头文件找不到，变量重复定义等。

2022-09-15 14:11:28

如何将丝印放置底层

在cadence17.2中，如何将顶层丝印放置到底层丝印中，器件已经放置到底层，但是丝印还是在顶层。

2020-09-28 11:51:57

如何才能在PCB布局时把元件放置到底层？

在布局PCB的时候底层需要放置元件怎样才能把元件放置到底层

2019-09-29 10:05:21

如何读取鼠标位置信息

我想读取鼠标位置信息，求大神赐教

2016-06-28 23:30:47

已解决_紧急救助-如何把贴片元件放到底层

本帖最后由 lsergao 于 2013-3-29 07:53 编辑我把一个贴片元件双击选择放到底层，怎么打印底层没有焊盘啊，请高手指点，我是一个新手

2013-03-28 16:39:24

更新Vivado硬件平台后如何快捷更新Vitis工程？

Vivado硬件平台更新后Vitis工程如何快捷更新

2021-03-08 08:00:55

请问共享单车智能锁内的GPS定位模块怎样传递定位信息？

传递方式它的信息传送方式：用户手机安装APP后，扫描共享单车二维码识别后，蓝牙芯片通过共享手机的GPS定位，获得共享单车的位置信息，并把信息传输给云端平台。后台管理系统向用户手机中安装的app发送

2020-08-14 08:00:35

请问如何在Vivado中更改比特流文件的位置？

/xlnx/board/crawl_message?board.id=OTHER&message.id=9394）。我想要做的是在Vivado GUI中更改默认位置和文

2020-05-12 09:23:20

Vivado设置01【Vitis从入门到精通】#从零开始学Vitis

fpgaXilinxVivado

吃猫粮的耗子发布于 2021-11-05 18:40:38

Vivado设置02【Vitis从入门到精通】#从零开始学Vitis

fpgaXilinxVivado

吃猫粮的耗子发布于 2021-11-05 18:42:26

Vivado设置03【Vitis从入门到精通】#从零开始学Vitis

fpgaXilinxVivado

吃猫粮的耗子发布于 2021-11-05 18:43:58

Vivado设置04【Vitis从入门到精通】#从零开始学Vitis

fpgaVivado

吃猫粮的耗子发布于 2021-11-05 18:44:53

Vivado设置05【Vitis从入门到精通】#从零开始学Vitis

fpgaVivado

吃猫粮的耗子发布于 2021-11-05 18:46:43

Vivado设置06【Vitis从入门到精通】#从零开始学Vitis

fpgaVivado

吃猫粮的耗子发布于 2021-11-05 18:47:33

Vivado设置07【Vitis从入门到精通】#从零开始学Vitis

fpgaVivado

吃猫粮的耗子发布于 2021-11-05 18:49:18

PROTEL顶层到底层镜像(必看)

PROTEL顶层到底层镜像图文解析

2010-09-12 16:34:37

如何在两个隔离系统间传递信息

本期视频主要介绍了隔离的意义、绝缘的等级及介质、以及如何在两个隔离系统间传递信息等信息，并总结了Maxim在数字隔离方面的技术。

2018-10-08 03:27:00

4018

如何在Vivado中执行工程变更命令 (ECO)

了解如何在Vivado中执行工程变更单（ECO）。本视频将向您介绍ECO的常见用例，我们推荐的完成ECO的流程，优势和局限性，并将演示功能设计的ECO。

2018-11-21 06:40:00

4645

如何在Vivado Design Suite 中进行IP加密

此视频概述了Vivado Design Suite中的IP加密。它涵盖了IP加密工具流程，如何准备加密IP以及如何在Vivado中运行加密工具。

2018-11-20 06:34:00

5948

如何在Vivado Logic Analyzer中新仪表板，及使用的好处有哪些

了解Vivado 2015.1中引入的新仪表板改进，如何在Vivado Logic Analyzer中使用它们以及使用它们的好处。

2018-11-26 07:07:00

2777

如何在Vivado中应用物理优化获得更好的设计性能

物理优化是Vivado实现流程中更快时序收敛的重要组成部分。了解如何在Vivado中应用此功能以交换运行时以获得更好的设计性能。

2018-11-23 06:06:00

3726

Vivado 2014.1中的许可和激活概述

了解如何使用2014.1中引入的新激活许可为Vivado工具生成许可证。另外，了解Vivado 2014.1中的许可更改如何影响您，以及如何在激活客户端中使用新的Vivado License Manager

2018-11-22 07:10:00

2614

将SDAccel项目迁移到Vitis 2019.2的技巧

Vitis 2019.2 使用 gcc 编译 C 语言源代码，使用 Vivado HLS 编译与 SDAccel 流匹配的加速内核。此外，Vitis 也使用与 SDAccel 相同的目标平台

2020-06-28 10:05:51

2011

如何在Vitis HLS中使用C语言代码创建AXI4-Lite接口

在本教程中，我们将来聊一聊有关如何在 Vitis HLS 中使用 AXI4-Lite 接口创建定制 IP 的基础知识。

2020-09-13 10:04:19

5961

Vivado HLS和Vitis HLS 两者之间有什么区别

在Vitis HLS下，一个Solution的Flow Target可以是Vivado IP Flow Target，也可以是VitisKernel Flow Target，如下图所示。前者最终导出来

2020-11-05 17:43:16

37060

如何在 Vitis 中使用 UIO 驱动框架创建简单的 Linux 用户应用

Linux嵌入式设计中最基本的任务之一是创建用户应用程序。在本篇博文中，我们将探讨如何在 Vitis 中使用 UIO 驱动框架创建简单的 Linux 用户应用。 1 硬件设计本次

2020-11-20 14:05:34

3840

如何在Vitis中封装加速平台？

这是《创建 Vitis 加速平台》系列的第 3 篇博文。在前文中，我们讲解了如何创建硬件和软件工程。在本文中，我们将讲解如何在 Vitis 中将所有这些工程封装在一起。在 Vitis 中加速软件

2020-12-26 10:20:54

2465

Vivado硬件平台更新后Vitis工程要如何快捷更新

Vivado硬件平台更新后Vitis工程如何快捷更新

2021-01-22 05:51:23

1065

如何在vivado创建新工程上使用IP集成器创建块设计

本文介绍如何在 vivado 开发教程(一) 创建新工程的基础上, 使用IP集成器, 创建块设计。

2022-02-08 10:47:39

2089

Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis上的教程

本文介绍如何一步一步将设计从SDSoC/Vivado HLS迁移到Vitis平台。

2022-07-25 17:45:48

3057

Vitis的使用教程

在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

2022-07-25 18:03:30

3090

Vivado硬件平台更新后Vitis工程如何快捷更新

Vivado硬件平台更新后Vitis工程如何快捷更新

2021-01-28 09:28:18

Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis上

本文介绍如何一步一步将设计从SDSoC/Vivado HLS迁移到Vitis平台。

2021-01-31 08:12:02

Vitis使用教程

在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

2021-02-21 06:48:51

如何导出IP以供在Vivado Design Suite中使用？

以供在 Vivado Design Suite 中使用、如何将其连接到其它 IP 核与处理器以及如何在板上运行工程。本篇博文将分为 3 个部分： 1. 从 Vitis HLS 导出 IP。 2.

2021-04-26 17:32:26

3506

Vivado的XDC设置输出延时问题

Vivado 的XDC设置输出延时 Vivado 的XDC设置输出延时，用于输出伴随时钟和数据的，数据是由系统时钟125M驱动，伴随时钟是由125M经过Pll相位移动-90度。设置输出时钟

2021-06-09 17:28:01

3888

如何在Vivado下设置BITSTREAM配置信息

首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作：打开综合后的设计依次点击Tools-》 Edit Device Properties 会弹

2021-06-15 14:26:18

5395

教你们怎么设置或获取BITSTREAM属性信息

首先我们看一下如何在Vivado下设置BITSTREAM配置信息。这可以在综合之后进行。借助如下操作：打开综合后的设计依次点击Tools-》 Edit Device Properties 在这

2021-06-18 10:24:51

1738

如何基于Vitis中把设置信息传递到底层的Vivado

XCLBIN 在Vitis完成这个过程的底层，实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时，我们需要

2021-07-28 10:12:47

1758

在Vitis中把Settings信息传递到底层的Vivado

本篇文章来自赛灵思高级工具产品应用工程师 Hong Han. 本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado. 对于Vivado实现阶段策略的指定

2021-08-13 14:35:56

3900

基于Vitis HLS的加速图像处理

使用Vivado / Vitis工具提供预安装的OpenCV版本。尽管Vitis_hls编译Vision库不需要OpenCV，但是用户测试验证使用时OpenCV。

2022-02-16 16:21:38

2015

Vitis HLS工具简介及设计流程

Vitis HLS 是一种高层次综合工具，支持将 C、C++ 和 OpenCL 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在Vitis 应用加速开发流程中实现硬件

2022-05-25 09:43:36

1930

如何在Vitis中设定Kernel的频率

在Kernel Estimate报告中，可以看到，Target Clock已经按要求设置成200Mhz. 说明 Vitis_HLS是按照200Mhz的要求来综合Kernel的代码的.

2022-07-01 09:52:53

36129

如何在Vitis中设定Kernel的频率

在Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel时，系统会自动为Kernel的时钟设置默认频率。以 xilinx_u200_qdma_201910_1 平台为例，在Vitis中选择平台时可以看到默认的时钟频率是300Mhz和500Mhz。

2022-08-02 10:30:45

514

使用AXI4-Lite将Vitis HLS创建的IP连接到PS

以供在 Vivado Design Suite 中使用、如何将其连接到其它 IP 核与处理器以及如何在板上运行工程。

2022-08-02 09:43:05

579

Vitis HLS知识库总结

对于AMD Xilinx而言，Vivado 2019.1之前（包括），HLS工具叫Vivado HLS，之后为了统一将HLS集成到Vitis里了，集成之后增加了一些功能，同时将这部分开源出来了。Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。

2022-09-02 09:06:23

2856

AMD全新Vitis HLS资源现已推出

AMD Vitis HLS 工具允许用户通过将 C/C++ 函数综合成 RTL，轻松创建复杂的 FPGA 算法。Vitis HLS 工具与 Vivado Design Suite（用于综合、布置和布线）及 Vitis 统一软件平台（用于所有异构系统设计和应用）高度集成。

2023-04-23 10:41:01

652