“基于OpenHarmony的团结引擎应用开发赛”是开放原子全球开源大赛下开设的新兴及应用赛的赛题之一，本次赛题旨在鼓励更多开发者基于OpenHarmony 4.x版本，使用Unity中国团结引擎
2024-03-13 10:45:10
，成长空间可期。以 FPGA 巨头 Xilinx 为例，赛灵思在汽车上已经形成了自生成熟的闭环的生态系统，提供从高级驾驶员辅助驾系统（ADAS）、自动驾驶(AD)、激光雷达到车载信息娱乐系统（IVI
2024-03-08 14:57:22
新的上游内核中，有更多针对JH7110的支持，减少了下游仓库中相关驱动补丁的数量，从而降低了维护工作量。点击查看更多详情
赛昉为感谢广大开发者在在过去一年中为RVspace开源社区做出的杰出贡献，依照
2024-02-29 15:45:08
我们用的主平台是赛灵思，想要通过CYUSB3014+FPGA实现OTG的功能，有几个问题，想请教一下。
1.是否有可以验证功能的EVK呢，我找了下FX3 DVK似乎买不到
2024-02-29 07:20:21
，其中有一位勤劳的扫地僧电子工匠 “FPGA”变身为神秘的硬件加速器，将传来的文本信息一步步转化为生动活泼的视频流的武功心法。
接上六篇：
【国产FPGA+OMAPL138开发板体验】1.嵌入式异构技术
2024-02-22 09:49:01
嗨，亲爱的工程师、学生和爱好者们，我来啦！欢迎来到神秘的星嵌世界！如果你是一位FPGA工程师或者对嵌入式异构技术感兴趣，那么你来到的地方绝对没错！今天，我们将一起探索一个令人惊叹的星嵌基于TI
2024-02-12 16:18:43
1.先关闭busoff恢复，然后造busoff的故障2.去读取CAN_NSRx寄存器的BOFF位，一直为0 现在想做busoff的快慢恢复策略，就想通过进入busoff的状态标志位来做相应的策略，但是现在找不到相关的标志位。难道不是这个？
2024-02-06 07:26:29
芯片原子钟赛思是一家为万物互联同频的时频科技企业，基于业界的时频科研与方案能力，赛思打造出软硬一体化的时频产品体系，面向电力、交通、通信、智能楼宇、数据中心、前沿领域等核心场景提供解决方案，持续为
2024-02-02 09:39:57
位是地址，第二个 8 位相同但反转，然后是 8 位命令，然后是反转命令。所有最低有效位都排在第一位，因此是翻转顺序的例程，以给出“正确”的值。
我可以剥离两个 16 位值，并将它们组合起来以显示 32 位值（第二行），但为什么第一行不适用于 XC8（C90 模式下的 v2.36）？
2024-01-31 08:09:13
使用stm32与ad7606在进行电压数据串行采集的时候，发现只有v1,v2与v5,v6有信号输出，其余四个无输出，请问是怎么回事呢
我使用的是SPI读取数据，当对v1，v2施加电压时，第一位和第二位有变化，当对v5与v6施加电压时，第三位与第四位有变化，其余均无反应
核心代码如下
2024-01-24 07:58:12
作者工信部原部长苗圩，学汽车、干汽车、管汽车，是我国汽车工业70年发展后半程的亲历者、参与者。聚焦当下制造业热点，对党的人民立场、国家的未雨绸缪、政府的顶层设计进行了时代性解读，传递了科技创新、绿色
2024-01-18 16:36:51
我使用 xmc7200 开发 COOLDIM_PRG_BOARD。 我用PWM输出正弦波，我用逻辑分析仪捕捉输出的最后一位异常，最后一位应该是高电平，但长时间低电平，为什么？
2024-01-18 09:37:08
芯片电路图方案
2024-01-12 18:19:16
高精度低功耗授时模块卫星板卡，赛思是一家为万物互联同频的时频科技企业，基于业界的时频科研与方案能力，赛思打造出软硬一体化的时频产品体系，面向电力、交通、通信、智能楼宇、数据中心、前沿领域等核心场景
2024-01-09 13:25:01
效率和极致客户体验，给电子行业带来了“高品质、短交期、高性价比”的一站式服务，加速推进着中国电子信息产业的创新与发展。
2024-01-04 11:57:40
，最主流的FPGA开发软件有两个，就是赛灵思/AMD的Vivado，还有英特尔的Quartus。这里又来一个二选一，大家要根据自身情况去选择，比如你们学校教的是谁家的FPGA，或者你用谁家的开发板，或者
2024-01-02 23:03:31
，虽然这数据有点奇怪。
请问能读取id是否意味着接线和SPI的设置都没问题？
我的SPI 时钟配置是 1. 第一个沿捕获采样 2 不活动时为低电平 3. 速度是1MHz
还有我发现如果读8 位的x
2023-12-28 07:35:03
请问WATHR取值为Pmax 电能寄存器的 每一位代表多少电能呢？书大佬指教。
2023-12-26 07:55:57
芯片原子钟赛思是一家为万物互联同频的时频科技企业，基于业界的时频科研与方案能力，赛思打造出软硬一体化的时频产品体系，面向电力、交通、通信、智能楼宇、数据中心、前沿领域等核心场景提供解决方案，持续为
2023-12-25 14:31:21
任务是将逻辑元件与连接线路进行合理的布局和布线，以实现性能优化和电路连接的可靠性。然而，FPGA布局布线的过程通常是一项繁琐且耗时的任务，因此加速布局布线算法的研究具有重要意义。本文将详尽探讨FPGA布局布线算法加速的方法与技术，分析其理论基础和实践应用。 FPGA布局布
2023-12-20 09:55:13
199
36
LD3R
30
LD4G
37
LD4Y
35
LD4R
34
外设：数码管
开发板上的数码管为4位8段数码管，原理图。
信号
功能
FPGA管脚
SEG_DIG1
左侧起第一位数码管位选
4
2023-12-19 23:37:30
硬件中已将CS引脚直接接地。
不知是否理解的对？在datasheet中发现说必须对cs脚提供下降沿才能驱动第一位数据的输出。
这样的话我的硬件就是错误的了。
请问是这样吗？
2023-12-15 08:03:29
我用的是AD9220采集信号，这款ADC数据是并行输出，测试的时候我给的0V输入（VINA-VINB=0），其中有一位数据输出的电平应该一直是低，但是在时钟周期内会出现一段高的情况。
如图，蓝色是时钟信号，黄色为我测试的其中一位数据输出信号：
此款芯片的时序图如图：
2023-12-12 07:29:21
产业链闭环生态，给行业带来“高品质，短交期，高性价比”的一站式服务平台，为中国电子信息产业创新与发展提供助力。
2023-12-11 16:11:04
人员工服穿戴智能监测预警摄像机基于AI人工智能的机器视觉分析识别技术，通过对摄像头画面内是否有人员活动实时监测。当检测到有人员活动时，系统通过工服工帽识别模型对画面中的人员进行识别检测
2023-12-11 16:06:09
实验目的：
利用按键、拨码开关以及数码管实现一种简单的密码锁
实验要求：
拨码开关SW1-SW4 设置 2 位数密码，每两位设置一位密码，BM[0:1]设置第一位对应 BM1和 BM2，BM[2:3
2023-12-10 16:47:57
实验目的
利用按键、拨码开关以及数码管实现一种简单的密码锁
实验要求
拨码开关SW1-SW4 设置 2 位数密码，每两位设置一位密码，BM[0:1]设置第一位对应 BM1和 BM2，BM[2:3
2023-12-09 15:37:31
模数转换器AD9625的评估板AD-FMCADC3-EBZ能不能和赛灵思的Virtex7系列FPGA开发板连接，我看到他们都具备JESD204B接口，物理接口上能直接连吗？还是说需要在使用转换接口来连接？
2023-12-08 08:25:12
，状态寄存器读数有两种状态8A（1000 1010）与4A（0100 1010），按照官方DataSheet，第一位判断数据准备状态，第二位是错误位，8A数据没有准备好，未报错，4A数据准备好了，但是提醒报错，是怎么回事？还是数据一开始就有问题？麻烦介绍一下。
2023-12-08 06:52:07
大家好，我正在使用AD7768-4，引脚模式，使用外部晶振。目前收到的四个通道第一位芯片错误位一直是1，其他bit都是0。通过示波器可以看到DCLK和DRDY都是正常的。最有可能是什么原因造成的？希望大家能帮忙看一下，谢谢。
2023-12-07 06:28:14
实验目的：利用按键、拨码开关以及数码管实现一种简单的密码锁 实验要求：拨码开关SW1-SW4 设置 2 位数密码，每两位设置一位密码，BM[0:1]设置第一位对应 BM1和 BM2，BM[2:3
2023-11-29 13:52:42
理工大学 OpenHarmony 技术俱乐部、北京航空航天大学 OpenHarmony 技术俱乐部、上海博为峰软件技术股份有限公司组织学员参与线下交流与互动。
OpenHarmony Meetup 城市巡回是一个开放的活动品牌
2023-11-29 09:51:45
的 CS 信号线，如果要和特定的从机进行通讯，可以将相应的 CS（下图使用 NSS 表示）信号线拉低。SPI 接口为收发为双全工串行方式传输，收发同步，主设备发出一位给从设备时，从设备也发出一位给
2023-11-21 10:19:05
分享易灵思FPGA
2023-11-19 16:13:03
近日，以“创新加速，塑造FPGA芯未来”为主题的2023年英特尔FPGA中国技术日在北京成功举行。瑞苏盈科(Enclustra)作为英特尔FPGA金牌服务商，很荣幸受邀参加了此次活动。瑞苏盈科展
2023-11-18 08:09:43282 
请问下: 在51单片机中如何控制8位数码管中的一位按秒闪烁? 而其它位的保持原先的状态. 有代码可以参考吗?谢谢!
2023-11-15 12:44:01
11月14日，以“创新加速，塑造FPGA芯未来”为主题的2023年英特尔®FPGA中国技术日在北京成功举行。期间，英特尔不仅披露了包括Agilex®3系列、Agilex®5系列在内的多款FPGA产品
2023-11-15 08:52:17147 
时间一般晚 于对应商业级器件 3-5 年，长期落后于当时最领先的器件 1-2 个代际， 10-15 年前的 FPGA 依然在航天器上广 泛使用。然而，近两年来，我们看到 FPGA 龙头赛灵思加快了宇航
2023-11-09 14:09:46
概念和特点比较简单，没有完全形成气候。
赛灵思：重点布局深耕中国市场
赛灵思公司目前在中国内地设有6家办事处，公司很多项重要的区域性业务均以中国为基地。例如，亚太区技术支持中心设在上海。另外，针对
2023-11-08 17:19:01
。（2） 开发门槛高。
4、FPGA与MCU的区别是什么？
以你每天的晚餐为例，MCU就像一个能力非常强的超人，它一个人就能很好的完成的任务，比如买菜、洗菜、切菜、做饭。而FPGA则像很多普通人的一个集合
2023-11-03 10:29:05
基于紫光同创FPGA的多路视频采集与AI轻量化加速的实时目标检测系统#2023集创赛#紫光同创#小眼睛科技助力紫光同创高校生态建设@小眼睛科技 获奖作品展示：华南理工大学+CR8_Pro队
2023-11-02 17:51:00
为你的FPGA设计加加速，NIC、Router、Switch任意实现
优秀的IC/FPGA开源项目(二)-NetFPGA
《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀
2023-11-01 16:27:44
是10秒时
{
t = 0; //t重新为0
}
P2 = ~0x08;//第一位
date = c[((t%1000)%100)%10];//第一位显示t的个位数
delay();//延时
date
2023-10-31 07:23:57
OpenHarmony，加入OpenHarmony生态。
Unity****中国重磅推出支持OpenHarmony的游戏引擎-团结引擎
作为Unity中国本土化进程的加速器，团结引擎以Unity 2022 LTS为
2023-10-23 16:15:58
使用 和|操作能对寄存器清零和置一而其他位保持不变，而595如何如此设置呢？
2023-10-20 07:52:20
推断开发平台，它可以帮助开发者在赛灵思的 FPGA 和自适应 SoC 上实现高效的 AI 应用部署。它是一个强大而灵活的 AI 开发平台，它可以让您充分利用赛灵思硬件平台的优势，实现高性能、低功耗
2023-10-14 15:34:26
C语言中为什么字符串通常都要多一位？
2023-10-08 08:32:40
接收的数据存入33H ~ 3FH需要显示前11位怎么用最少的程序显示出来下面的程序只显示第一位（接收的第一位是A）后面显示的是BCDEFGHIJK显示的不是接收的数据
怎样才能把里面的数据显示出来
2023-09-27 08:18:05
SDK 是一种构建在开源且被广泛采用的 GStreamer 框架上的应用框架。这种SDK 设计上支持跨
所有赛灵思平台的无缝开发，包括赛灵思 FPGA、SoC、Alveo 卡，当然还有 Kria
2023-09-26 15:17:29
用下面的算法，LCD1602显示一个变量，按键按一次变量++，数值在99内显示正常，超过就显示乱码。比如按了123次，取十位的时候就是123/10=12.3这个运算就不对了，不知道应该怎么写公式
2023-09-26 07:30:44
总决赛，斩获殊荣！
本篇优秀作品：2023集创赛全国总决赛紫光同创杯赛一等奖获奖作品，来自东莞理工+BugMaker的内容分享。
获奖作品：《基于紫光同创FPGA的图像采集及AI加速》获奖队伍： 东莞
2023-09-22 16:24:14
脱颖而出，一路冲刺到全国总决赛，斩获殊荣！
本篇优秀作品：2023集创赛全国总决赛紫光同创杯赛一等奖获奖作品，来自北京邮电大学+逐日队的内容分享。
获奖作品：《多通道高性能视频采集与加速系统》
获奖
2023-09-21 17:34:51
伍提交作品
OpenHarmony创新赛特别设立“创新激励奖”！
前100名按要求提交完整作品的参赛队伍
即可获得激励奖——创新赛周边限定礼包一份！
PS：按照提交代码仓的时间排序前100位，
赛事结束
2023-09-21 15:32:17
据中国电子院消息heps是中国最早的高能同步加速器光源，也是世界上亮度最高的第四代同步加速器光源之一，坐落于北京怀柔雁栖湖畔，正位于中国湖北“十三五”规划的重大科技基础设施。预计最早将于2019年开始建设，到2025年末启动。
2023-09-19 09:54:58743 并行编程。也正是因为其能直接执行verilog和systemverilog，所以这种芯片英文名称叫做Emulator芯片，意为仿真器的硬件并行加速版本，可用于替代FPGA。
03-中国的“树莓派
2023-09-18 15:02:32
德赢Vwin官网
网站提供《基于FPGA的加速基础知识.pdf》资料免费下载
2023-09-18 10:12:20
0 德赢Vwin官网
网站提供《用赛灵思FPGA加速机器学习推断.pdf》资料免费下载
2023-09-15 15:02:171 德赢Vwin官网
网站提供《Rapanda流加速器-实时流式FPGA加速器解决方案.pdf》资料免费下载
2023-09-13 10:17:120 和创新是我们坚定不移的承诺。激励并帮助每一位员工使他们在责任感，个人成长及正直品格方面得到同步发展。以高品质的产品及服务来赢得客户的尊敬及忠诚。 质量方针
2023-09-13 09:51:49
一路同行 感恩有你 Open Day 瑞萨北京工厂“员工开放日”活动 2023年8月25日 瑞萨北京工厂 举办了主题为 “一路同行 感恩有你”首届员工开放日活动 ，来自公司各部门20多个家庭的家属
2023-09-07 18:15:14394 
描述 Artix®-7 器件在单个成本优化的 FPGA 中提供了最高性能功耗比结构、 收发器线速、DSP 处理能力以及 AMS 集成。包含 MicroBlaze™ 软处理器和 1,066
2023-09-01 10:47:25
描述 Virtex®-7 FPGA 针对 28nm 系统性能与集成进行了优化，可为您的设计带来业界最佳的功耗性能比架构、DSP 性能以及 I/O 带宽。 该系列可用于 10G 至 100G
2023-09-01 10:41:54
2023 年 RISC-V 中国峰会上，倪光南院士表示，“RISC-V 的未来在中国，而中国半导体芯片产业也需要 RISC-V，开源的 RISC-V 已成为中国业界最受欢迎的芯片架构”。大家怎么看呢？
2023-08-26 14:16:43
上图是NICE 接口的内存通道,图中内存通道的读写数据位宽都是32bit，根据赛题要求，需要在协处理器中设计加速核心，挂靠NICE接口
我的预期：我所设计的加速核心需要更大的数据带宽（比如
2023-08-12 07:40:33
等待刺激的输入, 这些事件需要一位中继处理员。 嵌入系统通常要求在启动时与设备硬件发生更直接的互动, 而不是用于普通计算机的程序撰写软件。 这是因为 : • 嵌入系统可能没有显示, 因此程序员可能需要
2023-08-08 07:58:50
京微齐力采用ImaginationAI加速器，助力打造Avatar高端产品系列第一颗新型智能加速芯片，为不同行业用户提供高性价比、强适配性的系统级平台解决方案中国·北京-2023年7月11
2023-07-12 10:08:12250 
近日，全球知名科技研究机构Omdia报告显示，2022年全年，强力巨彩LED单元板产品出货面积超120万平方米，出货面积及市场份额位列中国市场第一位，品牌和市场优势可见一斑。
2023-07-03 14:10:131041 第一部分 设计概述 /Design Introduction目前主流的目标检测算法都是用CNN来提取数据特征，而CNN的计算复杂度比传统算 法高出很多。同时随着CNN不断提高的精度，其网络深度与参数
2023-06-20 19:45:12
德赢Vwin官网
网站提供《如何使用HLS加速FPGA上的FIR滤波器.zip》资料免费下载
2023-06-14 15:28:491 6 月 14 日，2023 思爱普中国峰会 (SAP NOW) 将在北京盛大开启。作为 SAP 战略合作伙伴及峰会金牌赞助商，IBM 将深度参与到这场数字化盛宴中。思爱普中国峰会是 SAP 年度旗舰
2023-06-13 18:15:02428 
6月4日，正值2023中国国际信息通信展览会开幕第一天，中国移动北京公司（北京移动）、中兴通讯和多家产业伙伴共同参与了由中国工信出版传媒集团举办的“5G领航，智算京彩，北京领航城市创新论坛暨5G扬帆
2023-06-06 09:25:02294 大家好，我的需求是将FPGA（赛灵思K7）采集的数据发送至工控机（Linux）,数据量为每秒5M字节，并解析工控机发送的控制指令（50字节/秒），有同个问题如下：
1.ARM选什么型号比较好
2023-06-02 18:25:04
，让我们点亮精神火炬，致敬每一位科技工作者，一起为中国科技点赞！
下面就一起来看看在往届华秋中国硬件创新大赛中涌现出的硬创先锋吧~向他们致敬！
01
晶通半导体刘丹
个人简介：瑞士联邦理工学院双硕士
2023-06-01 13:47:41
线下渠道总人数已经突破500人，先楫的高速发展离不开每一位开发者的参与及支持。 同时，也有这么几位开发者大牛为我们的生态搭建做出了杰出的贡献，不断输出以赋能社群的发展。 以下为先楫社区的杰出贡献
2023-05-25 16:13:36
硬件创新创客大赛作为第十五届中国深圳创新创业大赛福田预选赛区，同步启动项目招募工作，助推硬科技创新事业的发展，为中国智造贡献力量。
# 深创赛报名流程
进入报名系统（深创赛官网：https
2023-05-16 11:45:11
近日， 中国电信研究院成功研发业界首个支持RISC-V的云原生轻量级虚拟机TeleVM，并联合赛昉科技在高性能RISC-V CPU IP——昉·天枢上完成了软硬件协同测试验证。 测试结果显示，相对于
2023-05-11 14:08:09
错误、两位错误和其他错误。请参阅下面的屏幕截图。 然而，当我在自定义 PCB 中将相同的参数值更改为更高的值时，我没有得到任何一位和两位错误。请参阅下面的屏幕截图； 如果我将此参数设置为必须的值，那么
2023-04-18 07:07:16
主要包括平头哥、芯来、赛昉及睿思芯科等本土企业提供IP、编译器、工具链等产品。设计环节包括海思、瑞芯微、兆易创新等众多企业，应用涵盖MCU、边缘计算芯片等领域，中国RISC-V产业联盟目前也有了超过
2023-04-14 22:22:10
。 通常第一位符号位数为0是正，1是负。 反码 反码是在原码的基础上进一步改进，正数时反码和原码一样，负数时原码第一位不变，其他都变，就是反码。 通常一个正数和自身对应的负数的反码互为补数。 补码
2023-04-13 17:04:40
XA100 FPGA加速卡XA100是一款基于PCI Express总线架构的高性能FPGA加速卡。该FPGA加速板卡基于Xilinx的高性能Kintex UltraScale FPGA设计，挂载2
2023-04-08 10:38:05
、通信、医疗、安防等工业领域，与6大主流工业处理器原厂强强联合，包括德州仪器(TI)、恩智浦(NXP)、赛灵思(Xilinx)、全志科技、瑞芯微、紫光同创，产品架构涵盖ARM、FPGA、DSP
2023-03-31 16:19:06
我正在使用 GPIO 信号进行芯片选择。根据参考手册，ECSPI 传输完成中断不应用作最后一位已移出的指示符。相反，应该轮询 XCH 标志，但这似乎不起作用 - 如果我在 XCH 标志变低后禁用
2023-03-30 08:29:43
齐聚深圳，共同探讨电子行业发展新商机，把握中国经济市场新趋势。作为本土“元器件电商”的“探索者”之一，华秋商城致力为全球电子产业创造价值，本次也受邀参与到活动。在圆桌论坛环节中，华秋商城总经理杨思远
2023-03-24 15:55:16
德赢Vwin官网
App
工商网监
评论