完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
此八进制缓冲区/驱动程序设计用于2.7 V至3.6 VVCC操作。
SN74LVCZ240A专为提高三态存储器地址驱动器，时钟驱动器和面向总线的接收器和发送器的性能和密度而设计。
该器件由两个4位缓冲器/驱动器组成。单独的输出使能（OE）\输入。当OE \为低电平时，器件将数据从A输入传递到Y输出。当OE \为高电平时，输出处于高阻态。
输入可以从3.3 V或5 V器件驱动。此功能允许在混合3.3 V /5 V系统环境中将此器件用作转换器。
当VCC介于0和1.5 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.5 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。
该器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。
| Technology Family |
| VCC (Min) (V) |
| VCC (Max) (V) |
| Bits (#) |
| Voltage (Nom) (V) |
| F @ Nom Voltage (Max) (Mhz) |
| ICC @ Nom Voltage (Max) (mA) |
| tpd @ Nom Voltage (Max) (ns) |
| IOL (Max) (mA) |
| IOH (Max) (mA) |
| Schmitt Trigger |
| Rating |
| Operating Temperature Range (C) |
| Pin/Package |
| SN74LVCZ240A |
|---|
| LVC |
| 2.7 |
| 3.6 |
| 8 |
|
2.7 3.3 |
| 100 |
| 0.1 |
|
7.5 6.5 |
| 24 |
| -24 |
| No |
| Catalog |
| -40 to 85 |
|
20SO 20SOIC 20TSSOP |
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
长沙市望城经济技术开发区航空路6号手机智能终端产业园2号厂房3层（0731-88081133）
德赢Vwin官网 （电路图） 湘公网安备43011202000918
工商网监
湘ICP备2023018690号-1
