FPGA高速信号处理的片外静态时序分析

之前做的一个超宽带非均匀采样系统中遇到的一些问题，虽然本文所述方法并未实际用到并解决遇到的问题，但也是给了很大的启发和参考，所以今天专门整理出来作为备忘。

在高速信号处理时的时许约束不仅仅包括片内时序约束，要想实现高速信号的有效传输就必须进行片外静态时序分析。本文作为在高速信号处理时信号输入输出的理论参考，之所以说作为理论参考是因为由于高速信号处理，具体的一些参数无法实际计算出来，只能在理论参考的方向进行不断尝试。

对于建立时间和保持时间本文就不再过多叙述，可参考【FPGA】几种时序问题的常见解决方法-------3，可以说在数字高速信号处理中最基本的概念就是建立时间和保持时间，而我们要做的就是解决亚稳态问题和传输稳定问题。

下面就IO口时序约束分析进行原理性的讨论，首先在分析时要考虑的时序范围是信号的两端（FPGA和另一端器件）、信号传输路径，三部分，这三部分中信号传输路径可以包括逻辑器件或者单纯外部信号线路。先将FPGA的建立时间和保持时间按照触发器的定义方式进行一下定义：

如上图所示：

（1） Tdin为从FPGA的IO口到FPGA内部寄存器输入端的延时；

（2） Tclk为从FPGA的IO口到FPGA内部寄存器时钟端的延时；

（3） Tus/Th为FPGA内部寄存器的建立时间和保持时间；

（4） Tco为FPGA内部寄存器传输时间；

（5） Tout为从FPGA寄存器输出到IO口输出的延时；

FPGA的建立时间和保持时间可定义为：

（1） FPGA建立时间：FTsu = Tdin + Tsu – Tclk；

（2） FPGA保持时间：FTh = Th + Tclk - Tdin；

（3） FPGA数据传输时间：FTco = Tclk + Tco + Tout；

-----------------------------------------------进行输入的最大延迟和最小延迟-----------------------------------------------

有了上述的重新定义的参数，就可以将FPGA和器件之间的时序分析按照内部分析的模式来进行分析了，对FPGA的IO口进行输入最大最小延时约束是为了让FPGA设计工具能够尽可能的优化从输入端口到第一级寄存器之间的路径延迟，使其能够保证系统时钟可靠的采到从外部芯片到FPGA的信号。

输入延时即为从外部器件发出数据到FPGA输入端口的延时时间。其中包括时钟源到FPGA延时和到外部器件延时之差、经过外部器件的数据发送Tco，再加上PCB板上的走线延时。如图1.4所示，为外部器件和FPGA接口时序。

1，最大输入延时

最大输入延时（input delay max）为当从数据发送时钟沿（lanuch edge）经过最大外部器件时钟偏斜（Tclk1），最大的器件数据输出延时（Tco），再加上最大的PCB走线延时（Tpcb），减去最小的FPGA时钟偏移（FTsu）的情况下还能保证时序满足的延时。这样才能保证FPGA的建立时间，准确采集到本次数据值，即为setup slack必须为正，计算公式如下式所示：

Setup slack =（Tclk + Tclk2(min)）–（Tclk1(max) +Tco(max) +Tpcb(max) +FTsu）≥0

推出如下公式：

Tclk1(max) + Tco(max) + Tpcb(max) –Tclk2(min) ≤ Tclk - FTsu

PS：上式中max和min是为了保证传输质量所必需的条件，如果不加max和min就会有可能导致系统有些情况不满足上式，从而导致信号传输产生错误。Tclk为同步时钟的周期。

可以得出最大输入时延表达式为上述不等式的左半部分而其最大值为上述不等式的右半部份，即：

最大输入延时（input delay max） =Tclk - FTsu

归根结底就是输入信号的各部分时延必须满足Tclk1(max) + Tco(max) + Tpcb(max) –Tclk2(min) ≤ Tclk - FTsu这个公式。但是式中Tco(max)可以通过对片外器件延时实现手动调节，Tclk2(min)也可以通过时许约束（offset）或者FPGA内部DCM实现相移等操作。最大最小输入延时指的是数据的最大输入延时，可通过始终约束其最大输入延时来保证时序正确。

2，最小输入延时

最小输入延时（input delay min）为当从数据发送时钟沿（lanuch edge）经过最小外部器件时钟偏斜（Tclk1），最小器件数据输出延时（Tco），再加上最小PCB走线延时（Tpcb），此时的时间总延时值一定要大于FPGA的最大时钟延时和建立时间之和，这样才能不破坏FPGA上一次数据的保持时间，即为hold slack必须为正，计算公式如下式所示：

Hold slack = （Tclk1(min) + Tco(min) + Tpcb(min)）–（FTh + Tclk2(max)）≥ 0

推出如下公式：

Tclk1(min) + Tco(min) + Tpcb(min) – Tclk2(max) ≥ FTh

可以得出最大输入时延表达式为上述不等式的左半部分而其最大值为上述不等式的右半部份，即：

最小输入延时（input delay min） = FTh

归根结底就是输入信号的各部分时延必须满足Tclk1(min) + Tco(min) + Tpcb(min) – Tclk2(max) ≥ FTh这个公式。但是式中Tco(max)可以通过对片外器件延时实现手动调节，Tclk2(min)也可以通过时许约束（offset）或者FPGA内部DCM实现相移等操作。外部器件输出数据通过PCB板到达FPGA端口的最大值和最小值Tpcb，PCB延时经验值为600mil/ns，1mm = 39.37mil。

本文所述为高速信号处理时，片间信号传输的静态时许分析，中间的很多参数需要查看数据手册，另外对于FPGA输出的静态时许分析大家可以参考FPGA输入的静态时序分析进行对照分析，在此就不再赘述。

编辑：黄飞

阅读全文

FPGA(591969) FPGA(591969)
高速信号处理(6384) 高速信号处理(6384)

手机数字基带处理芯片中的静态时序分析

手机数字基带处理芯片中的静态时序分析 1.引言　　随着深亚微米技术的发展，数字电路的规模已经发展到上百万门甚至上千万门。工艺也从几十μm提高到65nm甚

2010-01-23 16:36:26

814

静态时序的分析原理及详细过程

静态时序分析是检查IC系统时序是否满足要求的主要手段。以往时序的验证依赖于仿真，采用仿真的方法，覆盖率跟所施加的激励有关，有些时序违例会被忽略。此外，仿真方法效率非常的低，会大大延长产品的开发周期

2020-11-25 11:03:09

8918

FPGA quartus ii里的静态时序分析

在fpga工程中加入时序约束的目的： 1、给quartusii 提出时序要求； 2、quartusii 在布局布线时会尽量优先去满足给出的时序要求； 3、STA静态时序分析工具根据你提出的约束去判断

2020-11-25 11:39:35

5320

FPGA的IO口时序约束分析

　　在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。

2022-09-27 09:56:09

1382

同步电路设计中静态时序分析的时序约束和时序路径

同步电路设计中，时序是一个主要的考虑因素，它影响了电路的性能和功能。为了验证电路是否能在最坏情况下满足时序要求，我们需要进行静态时序分析，即不依赖于测试向量和动态仿真，而只根据每个逻辑门的最大延迟来检查所有可能的时序违规路径。

2023-06-28 09:35:37

490

fpga时序分析案例调试FPGA经验总结

可能无法满足时序要求。跨时钟域信号的约束写法问题一：没有对设计进行全面的约束导致综合结果异常，比如没有设置异步时钟分组，综合器对异步时钟路径进行静态时序分析导致误报时序违例。约束文件包括三类，建议用户应该将这三类约束

2023-08-01 09:18:34

1041

15条FPGA设计经验及同步时序设计注意事项

核心逻辑是用各种触发器实现；电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的；同步时序电路可以很好的避免毛刺；利于器件移植；利于静态时序分析（STA）、验证设计时序性能。10、同步设计中，稳定

2019-05-04 08:00:00

FPGA时序分析

FPGA时序分析系统时序基础理论对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整

2012-08-11 17:55:55

FPGA时序分析与约束（1）——基本概念精选资料分享

FPGA时序分析与约束（1）本文中时序分析使用的平台：quartusⅡ13.0芯片厂家：Inter1、什么是时序分析？在FPGA中，数据和时钟传输路径是由相应的EDA软件通过针对特定器件的布局布线

2021-07-26 06:56:44

FPGA片内FIFO的功能概述和模块划分

的读写时序。 2 模块划分本实例工程模块层次如图所示。●Pll_controller.v模块产生FPGA内部所需时钟信号。●fifo_test.v模块例化FPGA片内FIFO，并产生FPGA片内

2019-04-08 09:34:42

FPGA静态时序分析——IO口时序（Input Delay /output Delay）

FPGA静态时序分析——IO口时序（Input Delay /output Delay）1.1概述　　在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能

2012-04-25 15:42:03

FPGA静态时序分析模型——寄存器到寄存器

1. 适用范围　　本文档理论适用于Actel FPGA并且采用Libero软件进行静态时序分析（寄存器到寄存器）。2. 应用背景　　静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计

2012-01-11 11:43:06

FPGA实战演练逻辑篇48：基本的时序分析理论1

基本的时序分析理论1本文节选自特权同学的图书《FPGA设计实战演练（逻辑篇）》配套例程下载链接：http://pan.baidu.com/s/1pJ5bCtt 何谓静态时序分析（STA，Static

2015-07-09 21:54:41

FPGA实战演练逻辑篇49：基本的时序分析理论2

，我们假设有4个输入信号，经过FPGA内部的一些逻辑处理后到达同一个输出端。FPGA内部的布线资源有快慢之分，就好比普通的国道和高速公路。通过高速通道所需要的路径延时假设为3ns-7ns，但只有两条

2015-07-14 11:06:10

FPGA实现高速FFT处理器的设计

FPGA实现高速FFT处理器的设计介绍了采用Xilinx公司的Virtex - II系列FPGA设计高速FFT处理器的实现方法及技巧。充分利用Virtex - II芯片的硬件资源,减少复杂逻辑,采用

2012-08-12 11:49:01

FPGA的时序优化高级研修班

FPGA的时序优化高级研修班通知通过设立四大专题，帮助工程师更加深入理解FPGA时序，并掌握时序约束和优化的方法。1.FPGA静态时序分析2.FPGA异步电路处理方法3.FPGA时序约束方法4.FPGA时序优化方法

2013-03-27 15:20:27

FPGA的约束设计和时序分析

FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下Xilinx FPGA时序约束设计和分析。

2023-09-21 07:45:57

fpga时序逻辑电路的分析和设计

fpga时序逻辑电路的分析和设计时序逻辑电路的结构及特点时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。[hide][/hide]

2012-06-20 11:18:44

静态时序分析

属性。输入：在静态时序分析中，使用transition time来测量波形上升或下降的快慢（slew rate），也就是信号在两个电平之间转换所花费的时间。 transition time是slew

2023-04-20 16:17:54

静态时序分析STA的优点以及缺点分别有哪些呢

静态时序分析STA是什么？静态时序分析STA的优点以及缺点分别有哪些呢？

2021-11-02 07:51:00

静态时序分析与逻辑设计

2017-12-08 14:49:57

静态、动态时序模拟的优缺点

仿真时间，并能100%覆盖所有的路径。它通过预先计算所有的延时来提高速度。包括内部门延时以及外部的线延时。静态时序分析并不是简单的把各个延时相加，而是引入真值表，分析各种输入情况下所有可能经过的路径

2021-09-04 14:26:52

高速电路信号完整性分析与设计—时序计算

高速电路信号完整性分析与设计—时序计算引入：在数字电路中，从一个芯片发信息A到另一个芯片变成信息B，那么这个数字系统失败；如何保证信息不变？关键点，就是在传输过程的任意点都保持时序的正确性。时序概念

2009-09-12 10:28:42

高速电路的时序分析

高速电路的时序分析电路中，数据的传输一般都是在时钟对数据信号进行有序的收发控制下进行的。芯片只能按规定的时序发送和接收数据，过长的信号延迟或信号延时匹配不当都会影响芯片的建立和保持时间，导致芯片无法

2012-08-02 22:26:06

SEP3203处理器实现FPGA数据通信接口设计

另一组FTFO的写时序，实现了信号不间断的采样和存储。FPGA将一组数据处理完毕后，以中断的方式通知SEP3203，处理器以DMA方式将运算后的结果存储到片外的SDRAM中。由于数据写满FIFO的时间大于

2019-04-26 07:00:06

SEP3203处理器的FPGA数据通信接口设计

out_FPGA_rd信号来采集FIFO输出的数据。 4 SEP3203与FPGA的数据通信接口设计数据经FPGA做算法处理后，由SEP3203处理器将结果存储到片外SDRAM中，SDRAM使用的是Winbond公司

2018-12-05 10:13:09

Xilinx FPGA入门连载43：FPGA片内ROM实例之功能概述

如图所示。●Pll_controller.v模块产生FPGA内部所需时钟信号。●Rom_test.v模块例化FPGA片内ROM，并产生FPGA片内ROM读地址，定时遍历读取ROM中的数据。●Chipscope_debug.cdc模块引出ROM的读取信号总线，通过chipscope在ISE中在线查看ROM读取时序。

2016-01-06 12:22:53

Xilinx FPGA入门连载47：FPGA片内RAM实例之功能概述

的读写时序。 2 模块划分本实例工程模块层次如图所示。●Pll_controller.v模块产生FPGA内部所需时钟信号。●Ram_test.v模块例化FPGA片内RAM，并产生FPGA片内RAM读写

2016-01-20 12:28:28

Xilinx FPGA入门连载51：FPGA片内FIFO实例之功能概述

实例内部系统功能框图如图所示。我们通过IP核例化一个FIFO，定时写入数据，然后再读出所有数据。通过ISE集成的在线逻辑分析仪chipscope，我们可以观察FPGA片内FIFO的读写时序。 2 模块

2016-02-26 10:26:05

[求助]静态时序分析与时序仿真?

自己做了一个工程，静态时序分析的结果CLK信号的SLACK是负值（-7.399ns），书上说该值是负值时说明时序不对，但是我感觉时序仿真的结果是对的。是不是时序仿真波形正确就不用管静态时序分析的结果了？请高手指点

2010-03-03 23:22:24

【TL6748 DSP申请】雷达信号高速数据采集和处理

申请理由：借助此平台完成数据的处理项目描述：高速ADC+高密度FPGA+高性能DSP，其中FPGA主要负责高速数据缓存，并对整个高速数据采集系统进行控制；DSP器件拥有很强的数字信号处理能力和良好

2015-11-06 10:01:48

【分享】静态时序分析与逻辑设计华为出品

静态时序分析与逻辑设计

2015-05-27 12:28:46

一文读懂什么是FPGA时序分析

什么是时序分析？时序约束的作用是什么？FPGA组成的三要素分别是哪些？

2021-09-18 06:05:51

为什么静态时序分析受组件（符号）名称的影响？

为什么静态时序分析受组件（符号）名称的影响？我在示意图中有一个ISR，当我把它称为“CuttIsIr”时，静态时序分析返回一个警告“设置时间违反”，但是当我称之为“UTHISISR”时，一切都

2019-07-30 10:42:26

使用pt对fpga进行静态时序分析需要哪些文件

各位好，初次使用pt对fpga进行静态时序分析，想请教下需要哪些文件。是不是需要:1、在ise或qutartus生成的网表2、SDC文件3、.db文件.db文件必须且只能从dc生成吗，要是从.lib转化而来，这个lib文件在fpga设计时又从哪里得到问题貌似比较多，谢谢回答

2014-12-18 16:15:12

华为静态时序分析与逻辑设计

2014-05-20 22:55:09

大西瓜FPGA--FPGA设计高级篇--时序分析技巧

时序分析是FPGA设计的必备技能之一，特别是对于高速逻辑设计更需要时序分析，经过基础的FPGA是基于时序的逻辑器件，每一个时钟周期对于FPGA内部的寄存器都有特殊的意义，不同的时钟周期执行不同的操作

2017-02-26 09:42:48

如何利用FPGA进行时序分析设计

器件门电路数有限的缺点。对于时序如何用FPGA来分析与设计，本文将详细介绍。基本的电子系统如图 1所示，一般自己的设计都需要时序分析，如图 1所示的Design，上部分为时序组合逻辑，下部分只有组合

2018-04-03 11:19:08

如何实现硬件FPGA中的时序报告给出的时序

大家好，我想知道如何实现硬件（FPGA）中的时序报告给出的时序。我的意思是，如何测量FPGA和FPGA中输入信号的建立或保持时间与静态时间报告给出的值进行比较。FPGA怪胎以上来自于谷歌翻译以下

2019-01-15 11:07:15

如何有效的管理FPGA设计中的时序问题

设计方案。EMA的设计自动化工具--TimingDesigner，允许创建交互式时序图来获取接口规范，分析组件接口时序的特点，在项目工程师团队中沟通设计要求3002 2. 导言FPGA的设计与高速

2009-04-14 17:03:52

干货！高速设计讲义（设计方法、信号完整性、板级高速时序分析）

今天跟大家分享下浙江大学原创的“高速设计讲义”（如有侵权请告知），内含设计方法、信号完整性、板级高速时序分析！{:19:}

2016-08-17 14:14:57

求一种基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

CD 1501D CCD工作参数及时序分析基于FPGA的线阵CCD驱动时序及模拟信号处理的设计

2021-04-22 06:13:19

求助怎么通过FPGA的JTAG抓取CPU的时序信号

如题，怎么通过XILINX的FPGA 的JTAG 抓取CPU MPC865T的时序信号，CPU是否需要一个驱动器才可以发送片选以及读写等信号？求懂的大神说说，万分感谢！

2016-06-22 13:11:11

集成电路设计培训之静态时序分析邀请函

静态时序分析（Static Timing Analysis，STA）是流程成功的关键环节，验证设计在时序上的正确性。STA过程中设计环境和时序约束的设定、时序结果的分析和问题解决都需要设计工程师具有

2020-09-01 16:51:01

零基础学FPGA （二十六）从静态时序分析到SDRAM时序收敛上

给我们的FPGA做内部时钟，在输出到外部做SDRAM的工作时钟，所以上图中，晶振到外部器件的时钟路径，应该是PLL的输出到SDRAM的输出路径还有，我们之前做的静态时序分析，是基于在FPGA内部的，所以数据

2015-03-31 10:20:00