138译码器的设置目的是为了实现IO复用，单片机上IO资源紧张，挂载的外设较多，为了解决这一矛盾，引入了138译码器单个138译码器能够利用3个IO实现8路选择（在逻辑上相当于扩展了5个IO），比赛
2022-01-12 07:25:11
看完74hl138译码器的技术文档，就编了这个。很好用的芯片。{:soso_e130:}
2012-08-19 00:54:06
3 -8译码器 不知怎么仿真波形弄不出来，主要是输出引脚的波形有问题，希望大家能给以指导，感谢大家！！！
2014-06-12 21:41:50
的是74HC138，也叫38译码器。2. 工作原理38译码器，从名字来分析就是把3种输入状态翻译成8种输出状态。对于数字器件的引脚，如果一个引脚输入的时候，有 0 和 1 两种状态；对于两个引脚输入的时候，就会
2021-11-25 09:27:16
74LS138译码器是什么？74LS138译码器的扩展方法是什么？
2022-01-19 07:14:36
）实验内容:Ⅰ.用VHDL中的CASE语句设计一个显示十六进制数的7段数码显示译码器，输入是从“0000”～“1111”16个4位二进制数，数码显示的是从‘0’～‘F’16个字符。在QuartusII
2009-10-11 09:22:08
如图，思路是两片74LS138组合形成4-16译码器来实现。但因为不太会用Multisim所以来求助大神
2016-10-20 11:12:25
第一次发帖，自己仿真的一个译码器，谢谢大家！
2016-03-22 13:34:35
译码器及其应用实验
2017-03-21 13:36:44
那位大大能教一下bcd译码器和usp模块的连接方式，需要什么过度吗？
2012-07-15 01:06:12
转换成对应的输出信号， 具有译码功能的逻辑电路称为译码器。——《电子技术基础 数字部分》华中科技大学洋羽的解释：我们把译码器看做一个转换器，他的任务就是把一个我们不想要的的信号格式转换成另外一种我们想要的信号格式（两种信号表示的信息是一样的，变得只有格式），从“译”字下手，就是将难得化成简单的（此处
2021-12-07 09:37:27
这是译码器的一些资料。
2014-07-13 11:59:08
传感器节点采用模块化设计，各功能模块通过SPI接口链接。由于系统功能要求，使一个模块与多个模块链接通信，其接口电路SPI工作在不同的主从机模式，使用单一SPI接口主从切换，势必降低模块间通信速度与灵活性
2019-06-05 05:00:12
。TTL、CMOS又没有现成译码器可用。故而用二极管搭建此特殊译码器，简单、可靠低成本与现有系统亲和度高。我的高一级的产品显示部分用的是人机界面。
2016-11-17 09:40:39
基于SDRAM控制器实现FPGA模块化和通用性的解决方案设计
2020-12-22 07:58:55
,OFF,ON1D7点亮 ONON,ON,OFF1D8点亮 ONON,ON,ON1D9点亮注：X表示ON或OFF，即任意状态。 2 板级调试下载sp6.bit文件到FPGA中，可以如图视频一样操作拨码开关，实现3-8译码器的功能。 `
2015-11-02 13:17:03
通过3-8译码器的设计实现与验证，讲解Verilog基础语法，并复习FPGA开发的基本流程。希望通过这样一个视频教程，带领大家进一步熟悉FPGA的开发流程。 课程以实现3-8译码器的设计为起点，手把手
2015-09-21 10:02:47
芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如 74HC138这个三八译码器，图 3-15 是 74HC138 在我们原理图上的一个应用。从这个名字来分析，三八译码器，就是把 3 种输入状态...
2021-07-19 09:08:52
什么是3-8译码器，急啊，速求
2013-03-26 16:52:38
、回顾上篇文章，我写了单片机的实战，数码管的消影。这篇文章，将对单片机的模块化编程进行一个记录讲解。二、什么是模块化编程？1、传统方式编程：传统方式编程：所有的函数均放在main.c里，若使用的模块比较多，则一个文件内会有很多的代码，不利于代码的组织和管理，而且很影响编程者的思路2、模块化编程
2022-02-23 07:14:26
将译码器的使能端看做输入端、译码器的输入端看做地址端，则全译码器可作什么使用
2015-05-18 11:41:06
关于138译码器位运算简化代码的思路分享
2022-02-25 07:43:15
本文介绍一种通用SDRAM控制器的FPGA模块化解决方案。
2021-05-07 06:42:49
译码器有哪些功能？Viterbi译码器是由哪几部分组成的？
2021-05-07 07:28:33
的？还有这篇文章是2010年发表的了，如今汉明码译码器的FPGA实现是否有更好的实现方法呢？有大神可以给我提供一个思路吗？or2万分感谢
2020-02-26 23:29:41
【摘要】：Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Vit-erbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了
2010-04-26 16:08:39
在DIY的时候，有多元的选择是最好的。不同品种，不同的厂家，可必免断供，不同的型号可避免涨价打消制作的想法。在CPU或MCU中译码器器至关重要，多位译码器可使用74138多片联级，4位译码器可选
2022-10-02 16:40:44
测试工程师们面临的挑战有哪些？模块化仪器具有什么优点？如何采用模块化仪器应对新兴音频和视频测试？
2021-06-08 06:39:08
显示译码器是什么？如何准确设计出符合功能要求的显示译码器？
2021-06-01 06:58:12
增加一些监督码元，这些监督码与信码之间有一定的关系，接收端可以利用这种关系由信道译码器来发现或纠正错误的码元。
2019-08-15 06:12:00
集成电路编码器和译码器的工作原理即逻辑功能是什么？如何利用逻辑门去实现一种集成电路编码器呢？如何利用译码器进行组合逻辑电路的设计呢？
2021-11-03 06:55:24
最近由于一个大作业的需要，买了一块16*16的点阵模块研究了一番，实物图如下：这个模块有高配版本是可以显示两个颜色的，我买的是只有一个颜色的，所以有一部分芯片没焊。用到的主要芯片有：74HC138
2021-12-06 07:19:08
一种在FPGA中实现的基于软判决的Viterbi译码算法，并以一个(2，1，2)、回溯深度为10的软判决Viterbi译码算法为例验证该算法，在Xilinx的XC3S500E芯片上实现了该译码器，最后对其性能做了分析。 关键词： OFDM；Viterbi译码；软判决；FPGA
2009-09-19 09:41:24
本文通过对长BCH码优化方法的研究与讨论，针对标准中二进制BCH码的特性，设计了实现该译码器的FPGA硬件结构。
2021-06-15 09:23:27
BCH码是目前最为常用的纠错码之一，我国的数字电视广播地面传输标准DTMB也使用了缩短的BCH码作为前向纠错编码的外码。针对该BCH码的特点，采用BM译码算法，设计了一种实时译码器。与其它设计方案
2021-05-25 07:04:32
本文研究了RS码的实现方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS编译码器的设计，同时对其进行了仿真和在线调试，并给出了功能仿真图和测试结果。时序仿真结果表明，该编译码器能实现预期功能。
2021-06-21 06:23:53
基于FPGA的Turbo码编译码器各模块实现的 VHDL或verilog HDL程序。急求啊谢谢大神啦！！
2015-06-08 22:45:24
截短Reed-Solomon码译码器的FPGA实现提出了一种改进的BM算法，并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明，该算法能显著提高基于FPGA的RS译码器
2009-09-19 09:39:43
截短Reed_Solomon码译码器的FPGA实现提 出 了 一 种 改 进 的 算 法 并 在 此 基 础 上 提 出 了 一 种 大 量 采 用 并 行 结 构 的 截 短 码译 码 器 的 实
2012-08-11 15:50:06
1、在FPGA中使用行为描述语句实现3-8译码器设计思路译码器电路有n个输入和2n个输出，每个输出都对应着一个可能的二进制输入。本实验设计实现一个3-8译码器，表3.1给出了该译码器的真值表。从
2022-07-01 15:26:26
求multisim数码显示译码器仿真！！！！译码器是CC4511。。。。。我的调不太通，希望看看大神做的成品，参考一下！！！！，很急！
2015-12-21 21:13:26
我先写了一个2-4译码器 通过testbench确定2-4译码器写的没有错误 但是将2-4译码器连接成3-8译码器的时候出现错误Error (10663): Verilog HDL Port
2020-08-23 20:36:24
用AT89C51和38译码器做一个00-59的秒表
2017-04-13 14:04:36
Turbo码编码器的FPGA实现Turbo码译码器的FPGA实现Turbo码编译码器的性能有哪些？
2021-05-07 06:06:23
数码管以十六进制形式显示ina与inb中较大的那个数，且ina较大时由右边两位数码管一起显示，inb较大时由左边两位数码管一起显示，两个输入相等时由四位数码管共同显示该数据。这里同样采用模块化设计的思路
2022-07-29 15:58:38
设计一个虚拟3-8译码器，实现138译码器的功能
2012-05-15 15:16:39
设计一个虚拟3-8译码器，实现138译码器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
我想用SN74LV4051A搭建一个3,-8译码器，但是在官网下好了spice模型之后在tina里总是仿真不出来，能不能给我一个用SN74LV4051A做好的3-8译码器的tina电路？
2019-05-09 10:48:43
求助一个4 16译码器，要求只出一个高电平其余低电平。不要告诉我加反相器，我也不想用CC4514，还有没有别的芯片了。
2019-06-24 00:36:28
７段数码管译码器设计实验实验二 ７段数码管译码器设计与实现[实验目的]熟悉VHDL语言的语法规范了解模块之间的连接[重点和难点]VHDL语言中port map的使用模块化设计方法[设备器材
2009-03-14 17:05:15
第4章
编码器与译码器
2007-12-20 23:14:18
57 19.4 译码器译码器的分类 1. 译码器 —输入为非十进制编码, 输出为十进制编码;2. 编码器 —输入为十进制编码, 输
2008-09-27 13:04:230 实验二 ７段数码管译码器设计与实现[实验目的]熟悉VHDL语言的语法规范了解模块之间的连接[重点和难点]VHDL语言中port map的使用模块化设计方法[设备器材]
2009-03-14 17:26:19126 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架构，实现了码率为1/2，帧长为1008bits的规则（3,6）LDPC码译码器。所采用的最小-和算法相对于传统的和-积算法在不损失译码性能的前提下，
2009-06-06 14:12:2031 本文利用可编程逻辑的灵活性和Nios 的强大处理能力,将多种编译码模块和微处理器模块集成到一片FPGA 内部,方便地实现了通用编译码器的设计。由于采用了VHDL 语言,使系统具有可移
2009-11-30 14:27:5622 译码器
译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。实现译码操作的电路称为译码器。
2008-09-27 12:59:06
12538 
数码译码器的应用:译码器课件ppt
2008-12-17 14:31:201056 
显示译码器的应用:
2008-12-17 14:35:061260 
第十七讲 译码器
6.4.1 二进制译码器一、二进制译码器 二、译码器CT74LS1381．逻辑图。2．真值表。3．逻辑功能：4．
2009-03-30 16:22:267525 
译码器,译码器是什么意思
译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。 变量译码一
2010-03-08 16:32:185304 Turbo码虽然具有优异的译码性能，但是由于其译码复杂度高，译码延时大等问题，严重制约了Turbo码在高速通信系统中的应用。因此，如何设计一个简单有效的译码器是目前Turb
2010-11-25 10:10:261772 
本文描述了一种可用于CDMA 2000 通信系统的通用高速维特比译码器基于FPGA的设计与实现。该维特比译码器具有通用性和高速性, 它支持可变码率、可变帧长的译码。同时它采用四个ACS 并
2011-05-14 15:18:1433 译码器的功能是将一种数码变换成另一种数码。译码器的输出状态是其输入变量各种组合的结果。译码器的输出既可以用于驱动或控制系统其他部分。
2011-11-16 14:32:386505 
本文介绍了 RS[ 255, 223 ]编译码器的 FPGA设计和基于线形反馈移位寄存器的编码器设计 , 以及由伴随式计算、关键方程求解、钱氏搜索、Forney算法等功能模块组成的译码器。为了实现简单
2012-05-22 10:43:4045 本软件内容为 电子工程师DIY：LED立方 中用到的74译码器的相关资料：74译码器数据表
2012-06-25 12:00:3199 介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现
2013-01-25 16:43:4668 动态显示-译码器片选实现【Ｃ语言】动态显示-译码器片选实现【Ｃ语言】动态显示-译码器片选实现【Ｃ语言】动态显示-译码器片选实现【Ｃ语言】
2015-12-29 15:51:360 截短Reed_Solomon码译码器的FPGA实现
2016-05-11 11:30:1911 译码器及其应用实验
2016-12-29 19:01:450 （;A平台，利用Xilinx lSE软件和Verilog硬件描述语言，对译码器中各个子模块进行了设计和仿真。整个译码器设计过程采用流水线处理方式。时序仿真结果表明在保证错误符号不大于8个的情况下，经过295个固有延迟之后，每个时钟周期均可连续输出经校正的码字，该RS译码器的纠错能
2017-11-07 15:27:0615 针对无线通信系统中对于高频率、高吞吐量的要求，提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下，采用全并行结构的加比选模块。性能分析结果表明，在SMIC
2017-11-11 17:56:156 采用易于FPGA实现的归一化最小和算法，通过选取合适的归一化因子，将乘法转化成移位和加法运算。在高斯白噪声信道下，仿真该译码算法得出最佳的译码迭代次数，并结合Xilinx XC7VX485T资源确定
2017-11-16 12:59:012766 
该文通过对低密度校验(LDPC)码的编译码过程进行分析，提出了一种基于FPGA 的LDPC 码编译码器联合设计方法，该方法使编码器和译码器共用同一校验计算电路和复用相同的RAM 存储块，有效减少
2017-11-22 07:34:013928 
了4线- 16线的译码器。这种方法主要是利用其中的一个使能输入端作为编码信号输入端，调整图中非门的位置，或采用其他使能输入端作为编码信号输入端，同样可实现4线- 16线译码器。
2017-11-23 08:44:5333058 
本文首先介绍了译码器的定义与译码器的分类，其次介绍了译码器的作用和译码器的工作原理，最后介绍了译码器的逻辑功能。
2018-02-08 14:04:06107559 
本文主要介绍了译码器的分类和应用。译码器指的是具有译码功能的逻辑电路，译码是编码的逆过程，它能将二进制代码翻译成代表某一特定含义的信号（即电路的某种状态），以表示其原来的含义。译码器可以分为：变量
2018-04-04 11:51:1237755 
可编程逻辑技术的不断发展，其高密度、低功耗、使用灵活、设计快速、成本低廉、现场可编程和反复可编程等特性，使FPGA逐步成为Viterbi译码器设计的最佳方法。项目目的是用FPGA实现一个Viterbi译码器。
2019-04-24 08:29:002635 
给出了跳频系统中 Turbo码译码器的FPGA（ field programmable gate array）实现方案。译码器采用了MaxLog-map译码算法和模块化的设计方法，可以
2021-04-01 11:21:465 我们用一个3-8译码器来结束本次对组合逻辑电路的介绍，并且最后我们还给大家准备了一个略微酸爽的任务，确保大家的脑神经都可以得到充分的摩擦。闲话不多，现在开始。
2021-06-06 11:23:514296 
基于FPGA的800Mbps准循环LDPC码译码器
2021-06-08 10:31:3126 关于Actel 的FPGA的译码器的VHDL源代码(通信电源技术期刊2020年第14期)-关于Actel 的FPGA的译码器的VHDL源代码。适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2021-09-16 15:18:0110 一听到三八译码器这个东西可能会感觉有点熟悉，其实在STC89C51系列单片机中，里面就有一个三八译码器，就是一开始的流水灯程序，LED0-7这八个LED！但是怎么在FPGA中实现三八译码器呢？其实很简单。
2023-04-26 15:38:211787 
输入：二进制代码，有n个；
输出：2^n 个特定信息。
1.译码器电路结构
以2线— 4线译码器为例说明
2线— 4线译码器的真值表为:
2023-04-30 16:29:002335 
德赢Vwin官网
App
工商网监
评论