德赢Vwin官网网>电子资料下载>DSP>基于可编程DSP内核和多媒体SoC提供出色通信功能分析

基于可编程DSP内核和多媒体SoC提供出色通信功能分析

2362486 2017-10-25 | rar | 0.6 MB | 次下载 | 1积分

资料介绍

硅产品知识产权（SIP）平台解决方案和数字信号处理器（DSP）内核授权厂商 CEVA 公司推出高能效1 GHz DSP内核CEVA-X1643，新产品可提升有线和无线通信、安防监控、便携多媒体等广泛应用的总体芯片性能。CEVA-X1643是CEVA-X DSP架构系列的最新成员，这款已获广泛使用DSP架构已授权予超过25家客户采用，并已通过1亿多部设备交付使用。
　　CEVA-X1643利用现有CEVA-X系列DSP内核的高效架构和成熟的软件开发环境，并实现数项重要功能升级，包括：
　　·支持先进的数据高速缓存和紧密耦合的存储器架构，可简化来自其它DSP平台的软件综合和软件移植，从而缩短总体上市时间
　　·内存管理支持简化实时操作系统（RTOS）和多任务
　　·集成功率调节单元（PSU）实现高能效架构
　　·可配置64/128位AXI系统总线支持高内存带宽
　　·提供从TI C6x C代码的无缝移植原生支持
　　·使用标准40nm工艺技术，在最恶劣状况下仍能够达到超过1 GHz DSP性能
　　·完全兼容所有CEVA-X系列产品Forward Concepts 公司创始人兼总裁Will Strauss 称：“CEVA-X1643是CEVA之DSP内核系列中引人注目的新产品。它提供1 GHz DSP性能和出色的能效，并在CEVA-X架构上增添了数据高速缓存架构和功率调节单元，以及通过利用CEVA-X业界知名的开发工具，使得开发者只需最少工作即可在这一高性能DSP内核上有效地使用其原有代码，对广泛的半导体企业具有高度吸引力。”
　　CEVA市场副总裁Eran Briman表示：CEVA-X1643在卓越的CEVA-X系列DSP的基础上，提供更高的性能水平，令使用基于DSP的标准芯片和专用标准电路（ASSP）供应商得以转向基于更灵活、成本效益更高的DSP内核SoC设计。DSP的先进数据缓存架构和软件开发环境显著简化了原有代码向CEVA-X架构的迁移工作，真正实现了CEVA-X1643的全C语言（all-in-C）编程。”
　　高性能架构
　　CEVA-X1643 DSP具有结合了单指令多数据（Single Instruction Multiple Data， SIMD）能力的超长指令字（Very Long Instruction Word， VLIW）架构，其32位编程模式支持高水平并行处理方式，每周期可处理多达8条指令，或每周期实现16个SIMD操作。CEVA-X1643借助经平衡优化的管线系统，能够在采用40 nm工艺节点的芯片中实现超过1 GHz的运行速度。
　　内置标准AXI总线桥
　　CEVA-X1643备有基于高性能先进可扩展接口（Advanced eXtensible InteRFace， AXI）的存储器子系统支持；可配置AXI总线带宽、并行读/写操作、读后写入（RAW）操作和其它先进功能，确保在实际系统中达到目标性能。行业标准系统总线配合完全高速缓存的CEVA-X处理器，确保实现高性能、短设计周期，以及简便地集成到目标SoC。
　　高能效功耗控制
　　CEVA-X1643 DSP内核包含一个创新的功率调节单元（Power Scaling Unit， PSU），可提供针对动态功耗和漏电功耗的先进功率管理功能。该内核支持多个时钟域以及主要功能单元相关的多功率域功耗管理控制功能，如DSP内核，指令及高速数据缓存。此PSU支持从完全工作、调试旁路、内存维持，到完全电源关断（power shut-off， PSO）等多种工作模式，且AXI全双工总线亦提供低功耗特性，可在无数据流时关断。在能源意识日益深入人心并成为产品关键因素的大环境下，CEVA-X1643可为电池供电或固定设备提供显著的功耗控制优势。
　　从基于TI C6x的设计无缝迁移
　　CEVA-X1643支持从现有DSP芯片轻易迁移至可综合DSP内核并集成至客户SoC设计中。它结合了编译器友好（complier-friendly）的8路VLIW和SIMD架构，一个先进的数据高速缓存架构和内存管理功能，从而使授权厂商可以有效地移植保留其原有代码，并确保以更低的价格实现相同的DSP性能。
　　丰富的软件工具链
　　CEVA-X1643 DSP内核由CEVA-Toolbox软件开发、调试和优化环境所支持，仅通过使用标准C源代码即可实现接近最佳系统性能。CEVA-Toolbox包括应用优化器（ApplicaTIon Optimizer）工具，可让应用开发人员完全以C语言轻易开发软件，从而节省开发时间，省去手写汇编语言环节，进而显著改善总体性能，并缩短SoC的开发周期。例如，使用应用优化器在CEVA-X1643 DSP内核上实现自适应多速率窄带语音编解码（Adaptive Multi Rate-Narrow Band， AMR-NB）声音合成器，在初始编译时（即在最差的帧速和数据流状况下）仅需18 MHz性能。
　　基于可编程DSP内核和多媒体SoC提供出色通信功能分析