德赢Vwin官网网>电子资料下载>可编程逻辑>FPGA/ASIC>Robei EDA芯片设计的教程免费下载

Robei EDA芯片设计的教程免费下载

3656404 2020-06-03 | pdf | 12.84 MB | 次下载 | 2积分

资料介绍

本文档的主要内容详细介绍的是Robei EDA 芯片设计的教程免费下载

　　Robei 是一款可视化的跨平台 EDA 设计工具，具有超级简化的设计流程，最新可视化的分层设计理念，透明开放的模型库以及非常友好的用户界面。Robei 软件将芯片设计高度抽象化，并精简到三个基本元素，掌握这三个基本元素，就能很快地掌握 Robei 的使用技巧。该软件将先进的图形化与代码设计相融合，让框图与代码设计优势互补，弱势相互抵消。 Robei 软件是目前世界上最小的芯片设计仿真工具，也是唯一一个能在移动平台上设计仿真的 EDA 工具。它不依赖于任何芯片，在仿真后自动生成 Verilog 代码，可以与其它 EDA 工具无缝衔接。Robei 以易用（Easy to use）和易重用（Easy to reuse）为基础，是一款为芯片设计工程师量身定做的专用工具

　　通过今天的学习，读者可以了解集成电路设计工具的历史背景情况，同时熟悉国内外的产业差距。今天的学习将为后面的操作打下基础，读者需要尽可能的熟悉软件和 Verilog 语法，了解 Robei 软件的结构和操作方式，并知道如何注册和寻找 Robei 资源。今天学习完成后，熟悉 Verilog 语言的读者可以加深记忆，刚刚开始学习 FPGA 设计的读者也可以轻松地掌握 Verilog 语言的结构和语法。

　　提供 EDA 设计工具的厂家有 Cadence，Synopsys，Mentor Graphics，Xilinx，Altera 等公司，这些公司都是欧美的公司，中国的 EDA 设计工具却少的可怜。中国 90%的芯片来自进口，已经引起了政府的重视和对集成电路产业的大力扶持，但是中国 99%的芯片设计工具来自进口和盗版，目前政府对于集成电路设计工具支持却是凤毛麟角。集成电路产业的发展依托于集成电路设计工具的发展，设计工具是和集成电路产业的发展同步的，就像两条腿走路，缺了哪条腿都是畸形的发展。“工欲善其事，必先利其器”，在中国大力发展集成电路的大环境和氛围下，唯独缺失的是对集成电路工具的发展。当一个国家的某个产业的快速膨胀和繁荣是依赖于其他国家的利器的时候，就等于把这个产业的咽喉拱手让别的国家给掐住。这个产业的利润将会慢慢通过知识产权的诉讼形式流失进入到其他工具所有国。这种畸形的发展会导致欧美等国家顺利完成产业淘汰和升级，中国变成了集成电路产业链的最低端，只能依赖于微薄的利润生存，并准备着时不时的被掌握设计工具的国家过来“剪羊毛”。在 EDA 设计工具上，中国有没有可能和欧美进行抗衡和抵制？欧美国家的 EDA 设计工具也联合本国的 IP 供应商，打造了一个知识产权产业链，对于一些常用的 IP 进行知识产权封锁，要求国内的的生产和设计厂商进行购买，否则就无法完成整体设计。而且国外掌握着对软件和 IP 更新升级的主动权，即使购买了 IP，在一定时间之后，随着版本的升级，IP 在不同的版本中不兼容，而且 IP 升级需要继续付费，同时新 IP 的使用方法不同，这就要求国内的产业链随着软件和 IP 的升级不断的更改设计，甚至重新设计，导致大量的人力、物力和财力的浪费，同时又不得不出钱购买，因为产业的依附性已经形成。我们如何能打破这个局面？国内的高校在培养集成电路设计人才的时候，也是不求甚解，很多课时在讲 IP 的使用，而不是如何设计 IP。如此以来，我们通过填鸭式教育培养了一批不会思考的集成电路设计工程师，这批不会思考的工程师在公司只会拿来主义， IP 的封闭导致了中国集成电路产业的惰性，建立在这种惰性之上的创新都是空谈。但是随着集成电路大基金的投入，集成电路制造厂的规模扩建，新生产线的上线和产能的增加，如何快速培养更多的集成电路人才来设计和流片，用来喂饱这些新增的产能和高端工艺线？仔细分析一下集成电路设计的历史，从最早的逻辑门搭建到原理图设计（软件化的集成电路芯片模组），再到编写 Verilog 或者 VHDL 的代码（充分灵活的设计方式），每一步都是为了让设计更方便，更简单，更抽象。未来的 EDA 工具会怎么样？现在的 EDA 工具设计相当灵活，全部由代码实现功能并仿真。在设计中牵扯到大量的模块重用，进行例化，这个过程需要使用者清楚要进行例化的每个引脚和位宽，用户就需要在声明和设计中来回切换，不时查证引脚信号的定义，浪费了大量的时间。如何才能更方便更快速的进行例化？在大型的设计中，需要反复的对一些细节或者模块进行修改，一旦用的多得模块被修改，用户中其他的设计就要更新，将所有用到被修改了的模块的地方进行更新牵扯到大量的时间，甚至是重新设计。如果能有一键更新，分层调整，将可以大大节约工作量。如何在软件中进行快速的自上而下和自下而上的协同设计并能实现一键更新？集成电路的学习是一个痛苦而抽象的过程，它不像 C语言软件一样，可以快速编译，所见即所得。EDA 设计中语句是并行执行的，C 语言中是串行执行的，如何能减小软件和硬件设计的鸿沟，让有 C 语言基础的人快速转变成硬件设计工程师？大多数 EDA 软件都是庞然巨物，要想入门 EDA，首先必须把庞然巨物下载完成然后安装并熟悉使用，一旦运行巨物，就要吞噬电脑的大量内存和计算性能，有没有办法用最小的工具完成初学者的学习任务，而让电脑运行流畅不妨碍我打游戏呢？因为缺乏竞争对手，国外的 EDA 公司在国内的售价高的离谱，几十万上百万一套软件已经是司空见惯。上规模的集成电路公司为了避免被起诉不得不花费天价来购买软件，而这些费用都是几年或者十几年从微薄的利润中积累出来的。小微集成电路企业无力支付天价的软件费用，只能采用盗版，这也为以后成长为大公司埋下了法律隐患。如何让中国的 EDA 设计工程师用得起正版 EDA 软件？如何让他们不再因为使用盗版而天天提心吊胆？若贝公司推出的 Robei 可视化芯片设计工具是在各种现有的 EDA 工具的最上层加了一层，进行可视化的所见即所得的设计，同时向下跨越到设计仿真和波形查看，基本涵盖了设计前端的所有功能，实现 RTL 级别的设计仿真，减少了中国大部分工程师和学生对于国外 EDA 设计工具的依赖和减少国外 EDA 设计工具的进口使用量。以前，国外的 EDA 设计工具需要人手一个，这样的成本不是个人和中小公司能够负担的起的，现在，由于 Robei 的出现，我们只需要购买少量的后端设计工具，大大减小了开支。同时 Robei 支持的结构化和可视化设计，方便了模块重用，节省了设计公司和工程师的时间，提升了设计效率和提升了设计质量。目前的集成电路工具更多是面向设计工艺的，极少从设计者和学习者的使用方便触发，而且软件动辄上 G 或者几十 G，对电脑性能要求也极高。Robei 软件是一个以轻量决胜的软件，只有不到 10M，可以减少学生学习的时间，提升学习的兴趣和效率，可以为集成电路行业培养更多的人才。 Robei 打造了一个完全透明的 IP 平台，在这个平台上，我们将容纳更多会思考、会设计的工程师来打造更多更好的设计，所有的设计完全透明，用户在使用的时候可以随意更改和裁剪，也可以学习 IP 设计的相关思路。这个平台打造的是学习与贡献一体，鼓励贡献优质 IP，定期公布设计项目，让更多有思想的工程师参与项目，打造 IP 共享社区，奖励优秀设计者。本来我们集成电路设计就落后很多，如果再采用知识自我封闭的理念，将会导致更加落后。Robei 崇尚的是一种学完就分享的模式，让更多的设计者受益，让更大的设计变得方便可控。这个平台是对知识产权垄断的抗争，是兴起集成电路设计产业的的中坚力量。