德赢Vwin官网网>电子资料下载>模拟数字>极好的模拟/数字混合信号的电路板布局布线注意事项资料下载

极好的模拟/数字混合信号的电路板布局布线注意事项资料下载

2512788 2021-04-21 | pdf | 1.45MB | 次下载 | 5积分

资料介绍

1. 简介要想了解在使用分辨率等于或高于 12 位 ADC 时可能发生的问题,需要确定 ADC 能够处理多小的电压值。电压范围为 2 V 的 8 位 ADC 能够检测最小电压值为 2 V/256 = 0.008 V,即 8 mV 左右。尽管 8 mV 看上去比较小,让我们把这个值和更高分辨率的 ADC 进行比较,表 1 显示了对具有输入范围为±1 V 和分辨率为 8 到 20 位的各 ADC 进行的比较。表 1. ADC 分辨率当分辨率为 20 位时,ADC 能够处理最小为 2 μV 的电压。稍微提高增益,您可以处理低于 1 μV 的电压。另外,包含窄输入范围(高 ADC 增益)的低分辨率 ADC 系统也可以处理微伏范围的电压值。使用低分辨率ADC时,1 mV以下的偏移和噪声源是无意义的。但使用12位到20位ADC时,该值将起着重要作用。未习惯于敏感vwin 电路的设计师会容易忽略这些偏差。目前的电子产品越来越小,因此单是较小的电路板几何形状就能引起许多问题。 2. 走线电阻确实很重要当 PCB 缩小时,走线宽度会更窄,距离更加接近。目前的电子产品中走线宽度和走线之间的间隙一般不超过 6 密耳 (0.006 英寸)。即使您指定了大小为 6 密耳的走线,仍可以通过过度蚀刻轻松地使该值降至 4 或 5 密耳。那么,为什么我们需要留意走线变小的现象?当走线变窄时,走线电阻会增加。公式 1 提供了计算走线电阻的标准公式: 公式1 PCB 上走线的厚度为 1 盎司铜,长度为 1 英寸,宽度为 8 密耳,其电阻将为 0.062 欧姆。表 2 显示的是针对若干走线长度和宽度计算得出的阻抗值。表2 走线电阻如表 2 中所示,所有的阻抗都大大低于 1 欧姆。这看上去对电路影响并没有那么大,但具体情况取决于该走线在电路板上的位置。如果是高阻抗放大器输入的走线,就没问题,但在其他情况下,就会产生影响。再次使用该表并为每个走线组合通过 5 mA 的电流。虽然 5 mA 的电流不大,并且走线电阻不到 1 Ω,但在使用高分辨率的 ADC 时,组合偏移会变得十分显著,如表 3 所示。表 3. 走线电压偏移在该表里,如果流入走线(其宽度为 6 密耳,长度为 2 英寸)的电流为 5 mA,则电压将为 820 μV,即 0.82 mV 左右。在表 1 中,请注意,在系统采用的 ADC 分辨率低于 12 位时,该电压并不显著。绿色显示的单元是至少影响到 16 位 ADC 半个最低有效位的条件。黄色显示的单元表示在使用 12 位或更高 ADC 时导致相同偏差的条件。这时,假设 12 位和 16 位 ADC 的输入范围为 2 伏特( /- 1 伏特)。一个示例应用(其中该偏移大小引起显著偏差)是使用热电偶来测量温度。如果使用 K 型热电偶,输出电压将为 40 μV/°C左右。那么,410 μV偏移相当于超过10°C的偏差。如果相同走线被过度蚀刻,使其宽度降至4密耳,偏差将增加 50%。通过该示例,可以看到评估信号路径中的每个 PCB 走线的重要性。虽然 12 位 ADC 不是最坏情况,但如果 ADC 前面增加 16 倍的增益,相应的电压分辨率等价于 16 位 ADC。 3. 共享返回路径设计带有混合信号或高精度 ADC 的电路板时, 需要识别电流在 PCB 中的具体位置。走线上几毫安(mA)的电流就能造成严重的问题。当数字器件或高电流模拟器件共享敏感模拟信号的返回路径时,走线电阻就会对电路产生影响。此情况下,高电流的单位不再是安培(A),而是毫安 (mA)。在前一示例中,热电偶与 5 mA 负载共享一个返回路径。即使将该负载降至 0.5 mA,偏差仍然为 1 °C。因此,几百 μA 的电流影响也比较大。图 1 显示的是一个示例,其中模拟接地和数字接地共享一个返回电流路径,传感器和 LED 共享另一个返回电流路径。这两个共享路径可能会导致系统偏移或增益偏差问题。图 1. 信号返回路径的阻抗当本示例中的 ADC 测量传感器的输出电压时,它也会测量走线电阻上的电压。共同接地处与传感器电流和 LED 电流合并的位置之间的走线长度越大,可能发生的电压偏移越严重。该偏差的严重性取决于系统所需的准确度、传感器的电压增益以及偏移偏差电压的大小。图 2 显示的是 PCB 布局的一个示例。图 2. 共享返回路径的示例布局模拟地(VSSA)和您正在测量的所有信号一样, 起着重要作用。PSoC 的 VSSA 引脚与系统地处之间的走线长度及其阻抗必须尽可能小。即使几百微安(μA)的电流分量共享该路径,当测量几个毫伏的信号时,也会导致许多问题。使用单端测量时,这里的偏移可以被视为测量偏移。在图 3 中,LED 的电流与供电电流共享一个路径,但传感器使用它自己的路径。内部带隙参考电路也被连接到 VSSA。因与 LED 共享返回路径而消耗的任何电压都会使 ADC 参考电压产生波动,电压下降的大小为 I*R。参考电压和 VSSA 之间的偏移会导致 ADC 增益偏差。图 3. 模拟接地路径的电流为数字接地(VSSD)、模拟接地(VSSA)、传感器和 LED 提供单独的接地路径后,将没有共享返回路径(参考图 4)。该传感器、ADC 和参考电路都被连接到同一个模拟接地,因此 LED 中的电流变化几乎不会对传感器的输出产生任何影响。另外还要注意,在该图中,传感器和 VSSA 在同一个位置上与模拟接地相连。该接地连接的地理位置可以是一个点,或者是极低的阻抗层。图 4. 良好的接地连接通过将差分 ADC 连接到传感器,可以消除传感器返回和高电流共享一个路径时导致的共模电压偏移;请参看图 1。普通电压是指传感器 Vss 和传感器输出的普通偏移。然而,该传感器的差分连接不能降低 VSSA 共享接地路径时产生的偏差 (图 3)。请参看图 5。图 5. 差分 ADC 和单独返回路径图 6 显示的是一个改进路由的示例,包括单独的返回路径、单独的模拟和数字电源,以及传感器的差分连接。图 6. 单独返回路径的示例布局 3.1 要谨慎考虑潜在的问题当传感器共享返回路径或调制负载(如 PWM 驱动的 LED)共享 VSSA 引脚时,可能不会立即发现偏差。如果调试负载与 ADC 完全同步,生成的偏差可能大,也可能小。如果同步化过程中没有产生任何可测量的偏差,那么,开始开发和测试时,不会发现任何问题。但如果在这种情况下修改了 ADC 采样率或 PWM 频率,偏差或噪声将发生明显的变化。这样的变化难以测试,因为在许多应用程序中,负载调制会根据不同的环境或软件而有所变化。因此,一个电路板设计有时候能够正常运行,有时候则无法工作。因此,即使设计能够正常工作,仍然需要遵循良好的设计规则。 4. 模拟和数字信号的布线理想情况下,模拟和数字信号将位于电路板的对立侧上,但这种情况一般不会发生。许多设计都要求模拟和数字信号位于同一个区域内。遗憾的是,在一个区域内同时运行较高阻抗的模拟信号和数字信号可能引起意外串扰,该串扰给模拟信号带来过大噪声。串扰是什么? 串扰指的是没有直接相连时,一个信号对另一个信号产生影响的现象。具有快速上升和下降时间的数字信号对高阻抗的模拟信号路径产生影响是最常见的串扰现象。数字信号同样受串扰的影响。高速数字信号容易影响到其他数字信号。各信号之间的串扰类型为:传导、容性或者感性。在所有情况下, 通过加大各信号之间的距离并缩短它们之间并行的长度,可以减少信号串扰。传导串扰的影响一般不大。只有各信号的阻抗过高 (超过 10 MΩ)时,这种串扰才会造成问题。当 PCB 上出现泥土、油、盐或其他液体异物,增大了各走线之间的 PCB 材料的导电性时,通常会发生高传导串扰情况。阻抗下降所导致的串扰会对电路操作产生不利影响。在某些情况下, 焊接掩模可以保护 PCB。但始终会有裸露区,如 PCB 上器件焊接的位置。如果在使用产品的环境中发现这些材料, 必须采用各种措施使 PCB 与这些材料隔离。如果不能使 PCB 与异物隔离,可以在 PCB 上使用外部涂料,但该方法会增加费用。当一个走线位于其他层中另一个走线的正上方时, 将发生容性耦合。铜线之间形成一个电容。这些铜线重叠部分越多,它们耦合形成的电容越高。通过减少各信号之间的重叠区降低该电容,从而减少耦合。在某些情况下,特别是在双层电路板上,几乎不能消除敏感模拟信号与快速数字信号交叉的情况。这时,这些信号需要以 90 o 的角度交叉,以尽量减少它们之间形成的电容。如果使用两层以上的多层电路板,请保证两个相交信号之间存在电源层,以尽可能减少耦合。请注意,图 7 中的电容在两个走线之间形成,它与重叠区成正比。图 7. 并行走线的容性耦合如果使用多层电路板,请确保模拟和数字走线以 90° 的角度相交。这样可大大减少重叠区,从而降低各信号之间的容性耦合。图 8 显示的是一个示例。图 8. 垂直走线的容性耦合图 9 显示的是 PCB 布局的一个示例,其中模拟走线 (红色)必须与数字走线(蓝色)交叉。请注意, 模拟和数字走线之间为 90°。图 9. 数字走线以 90o 与模拟走线交叉