FPGA工程师应如何挑选ADC和DAC

　　将具有 信号处理功能的 FPGA与现实世界相连接，需要使用 模数转换器（ ADC）或 数模转换器（ DAC）
　　一旦执行特定任务，FPGA系统必须与现实世界相连接，而所有 工程师都知道现实世界是以 vwin 信号而非 数字信号运转的。这意味着需要在模拟信号域与数字信号域之间进行转换。针对手头工作选择恰当的FPGA时，用户面临着林林总总的选择，在为系统选择正确的 ADC或DAC时也是如此，玲琅满目。
　　选择时首先要确定转换信号所需的采样频率。这个 参数不仅将影响 转换器的选择，同时也会影响对FPGA的选择，这样才能确保器件能够满足所需的处理速度及逻辑封装要求。转换器的采样频率至少为信号采样频率的2倍。因此，如果信号的采样频率为50MHz，则转换器采样频率至少应为100MHz。否则，已转换的信号将引起自身混叠，导致信号无法正确表示。但混叠并不总是一件坏事情；事实上，如果转换器的带宽足够高，那么用户可以利用混叠将信号混叠至可用的带宽。
　　ADC与DAC的关键参数
　　我们可采用多种不同方法来构建模数转换器（ADC）。最常见的方法包括闪存、斜坡（ Ramp）以及逐次逼近等。
　　1，闪存转换器以速度快著称，其使用一系列可扩展的模拟 比较器对输入电压和参考电压进行比较；ADC利用这些比较器的输出来确定数字代码。
　　2，斜坡转换器可利用连接至DAC且可自由运行的计数器，对DAC输出/输入电压进行比较。当二者相等时，保持计数不变。
　　3，逐次逼近转换器（SAR）是斜坡转换器的另一种形式，其可利用DAC和比较器来处理模拟输入信号。但SAR转换器并非执行累计计数，而是通过判断计数的模拟表示是否高于或低于输入信号，并采用试错法（trial-and-error）来确定数字代码。
　　此外，数模转换器（DAC）也可以采用若干种方法来实现，最常见的方法包括二进制加权、R-2R梯形 网络、脉宽调制。
　　4，二进制加权是速度最快的DAC架构之一。这些器件可将各逻辑比特的不同转换结果进行汇总。例如， 电阻DAC将根据 电流代码来导通或切断这些电阻。
　　5，R-2R梯形转换器采用阻值为R-2R的级联电阻结构。由于可以轻松生成并匹配 高精度电阻，因而这类DAC的精度比二进制加权转换器更高。
　　6，脉宽调制（PWM）是最简单的DAC结构类型，可通过简单的低通模拟滤波器传递脉宽调制波形。这些器件通常应用于 电机控制领域，但它们也可作为Σ-Δ转换器的基础。
　　众多专家级器件（specialist device）的制造商已成功开发其自有的内部转换架构，可根据用途尽可能提供适用于特定领域的最佳性能。每种器件在转换速度、精度以及分辨率方面都各具优劣势。在选择FPGA时，您需要考虑I/O数量、所支持的I/O标准、 时钟管理、逻辑资源和存储器，以及其它与器件类型相关的具体参数：最高采样频率、信噪比（SNR）、无杂散动态范围（SFDR）以及有效位数（ENOB）等。