德赢Vwin官网网>电子资料下载>IC资料>IC中文资料>ATmega48中文资料,ATmega48中文数据手册

ATmega48中文资料,ATmega48中文数据手册

61281 2008-04-08 | rar | 2544 | 次下载 | 5积分

资料介绍

ATmega48/88/168是基于AVR增强型RISC结构的低功耗8位CMOS微控制器。由于其先
进的指令集以及单时钟周期指令执行时间， ATmega48/88/168 的数据吞吐率高达
1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算术逻辑单
元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种
结构大大提高了代码效率，并且具有比普通的CISC 微控制器最高至10 倍的数据吞吐率。
ATmega48/88/168有如下特点: 4K/8K/16K字节的系统内可编程Flash(具有在编程过程中
还可以读的能力，即RWW)， 256/512/512 字节 EEPROM， 512/1K/1K 字节 SRAM，
23 个通用I/O 口线， 32 个通用工作寄存器，三个具有比较模式的灵活的定时器/ 计数器
(T/C), 片内/ 外中断，可编程串行USART，面向字节的两线串行接口，一个SPI 串行端口，
一个 6 路10 位ADC (TQFP 与MLF 封装的器件具有8 路10 位ADC)，具有片内振荡器
的可编程看门狗定时器，以及五种可以通过软件选择的省电模式。空闲模式时CPU 停止
工作，而SRAM、T/C、USART、两线串行接口、SPI 端口以及中断系统继续工作；掉
电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作，寄存器的
内容则一直保持；省电模式时异步定时器继续运行，以允许用户维持时间基准，器件的其
他部分则处于睡眠状态； ADC 噪声抑制模式时CPU 和所有的I/O 模块停止运行，而异步
定时器和ADC 继续工作，以减少ADC 转换时的开关噪声； Standby 模式时振荡器工作
而其他部分睡眠，使得器件只消耗极少的电流，同时具有快速启动能力。
ATmega48/88/168 是以Atmel 的高密度非易失性内存技术生产的。片内 ISP Flash 可以通
过SPI 接口、通用编程器，或引导程序进行多次编程。引导程序可以使用任意接口将应用
程序来下载到应用Flash 存储区。在更新应用Flash 存储区时引导程序区的代码继续运
行，从而实现了FLASH 的RWW 操作。通过将8 位RISC CPU 与系统内可编程的Flash
集成在一个芯片内， ATmega48/88/168 为许多嵌入式控制应用提供了灵活而低成本的方
案。
ATmega48/88/168 AVR 有整套的开发工具，包括C 编译器，宏汇编，程序调试器/ 仿真器
和评估板。