集成电路电磁骚扰测试方法

1947123 2009-10-07 | rar | 555 | 次下载 | 5积分

资料介绍

集成电路电磁骚扰测试方法:摘要：本文分析了高频数字集成电路产生电磁发射的原因及其电磁发射的测量原
理，简要说明了集成电路电磁骚扰的几种测试方法及其理论依据，介绍了法拉第
笼法与磁场探头法的测试系统及其在产品设计方面的应用前景。
Abstract: this paper analysis the cause of Integrated circuits electromagnetic emission
and principle of test. Several electromagnetic emission test methods be described.
in particular, test system and it’s function of workbench faraday cage method and
magnetic probe method be introduced in detail.
关键词：集成电路、电磁兼容、测试
integrated circuits electromagnetic emission test
一、前言：
集成电路产业是我国高新技术产业的一个重要部分，它带动了其它产业的蓬
勃发展，集成电路已成为各个行业中电子、机电设备智能化的核心，起着十分重
要的作用。
集成电路的广泛应用，反过来对其又提出了更高的要求，人们需要性能更好、
可靠性高、成本更低的集成电路。从20世纪60年代以来正如摩尔定律预计的那
样每隔18到24个月芯片上的元件数翻了一番，出现了在芯片的价格持续降低的
同时，性能和可靠性不断提高的行业特点。集成的元件数的提高可以通过减小芯
片上的关键尺寸（CD）或最小化特征尺寸来实现，这样在集成度提高的同时芯
片的速度也提高了。由于集成电路通过高速的脉冲数字信号来进行工作，工作频
率越高产生的电磁骚扰频谱越宽，越容易引起对外辐射的电磁兼容方面的问题。
近年来越来越多的电路设计人员和应用人员开展集成电路的电磁兼容设计和测
试方法的研究，电磁兼容性已成为衡量集成电路性能的又一重要技术指标。
随着集成电路集成度的提高，越来越多的元件集成到芯片上，电路的功能和
密度增加了，传输脉冲电流的速度提高了，工作电压降低了，集成电路本身的电
磁骚扰与抗干扰问题已成为集成电路的设计、制造业关注的课题。
集成电路电磁兼容的研究不仅涉及集成电路自身的电磁骚扰与抗扰度测试
和设计方法研究，而且有必要与集成电路的应用相结合，将强制性标准对设备和
系统的电磁兼容要求，结合到集成电路的设计中，使电路更易于设计出符合标准
的最终产品。电磁骚扰小的集成电路更有利于产品的电磁兼容设计，可以减少系
统设计的负担，节约滤波、屏蔽等措施的费用，因此开展集成电路的电磁兼容设
计和检测研究能为电路的应用提供设计指南，节约最终产品的成本。