如何使用UVM sequence机制 – 3

课程介绍

UVM是Universal Verification Methodology的简称，即通用验证方法学。该课程讲解了用于设计验证的UVM验证方法学的基础知识，是学习UVM的入门课程，为以后深入学习UVM打下基础。通过在课程当中加入实例的方法来逐步的学习搭建UVM测试平台的每一个过程，真正的实现将知识点与实际的代码相结合，使得课程内容直观容易理解。通过对本课程的学习，可以胜任大部分的UVM验证平台的工作。

课程介绍系列课程课程评分

如何使用UVM sequence机制 – 3该课程被包含在以下专栏中

SOC/ASIC/FPGA验证方法学8-UVM sequence机制

5.0 共6个课时· 118人已学习

￥25.00 原价￥50.00

如何使用UVM sequence机制 – 3专栏课程

章节概述和什么是UVM sequence机制和为什么需要UVM sequence机制
5.0 118人已学习

￥8.33
UVM sequence机制的原理
5.0 118人已学习

￥8.33
如何使用UVM sequence机制 – 1
5.0 118人已学习

￥8.33
如何使用UVM sequence机制 – 2
5.0 118人已学习

￥8.33
如何使用UVM sequence机制 – 3
5.0 118人已学习

￥8.33

+查看更多

如何使用UVM sequence机制 – 3推荐课程

如何使用UVM sequence机制 – 3课程评论

课程评分

平均评分: 5.0 0个评分

详细评分

5星		0
4星		0
3星		0
2星		0
1星		0

如何使用UVM sequence机制 – 3课程评论

关于讲师

William

资深IC验证工程师

10404 学员

E课网资深ic验证工程师，在专职成为集成电路培训讲师之前，从事SOC芯片验证工作五年以上。在SystemVerilog验证语言和UVM验证方法学领域，积累了丰富的工程经验。专业从事芯片设计培训2年以上，是一线工程经验丰富的集成电路培训讲师。 E课网隶属上海图元软件技术有限公司，是领先的集成电路设计在线教育网站，以就业和企业解决方案为导向。E课网致力于培养更多希望在IC设计领域谋求职业发展的人才，打造一个专业集成电路人才培训与学习服务平台。E课网专注于为集成电路、智能硬件和物联网产品等行业，提供专业人才服务、技术交流、技术咨询服务等。

如何使用UVM sequence机制 – 3

如何使用UVM sequence机制 – 3课程介绍

如何使用UVM sequence机制 – 3该课程被包含在以下专栏中

SOC/ASIC/FPGA验证方法学8-UVM sequence机制

如何使用UVM sequence机制 – 3专栏课程

章节概述和什么是UVM sequence机制和为什么需要UVM sequence机制

UVM sequence机制的原理

如何使用UVM sequence机制 – 1

如何使用UVM sequence机制 – 2

如何使用UVM sequence机制 – 3

如何使用UVM sequence机制 – 3推荐课程

数字集成电路设计系列8-Design For Test

数字集成电路设计系列3-数字IC设计

数字集成电路设计系列4-数字IC验证

数字集成电路设计系列2-Verilog硬件描述语言

数字集成电路设计系列1-数字电路设计透视

如何使用UVM sequence机制 – 3课程评论

课程评分

如何使用UVM sequence机制 – 3课程评论

如何使用UVM sequence机制 – 3x

如何使用UVM sequence机制 – 3